尽可能地降低 SiC FET 的电磁干扰和开关损耗

您如何在提高开关速度和增加设计复杂度之间寻求平衡?本博客文章将讨论此类权衡考量,并提供了一种更高效的方法,有助于您克服设计挑战并充分发挥 sic 器件潜力。
这篇博客文章最初由 united silicon carbide (unitedsic) 发布,该公司于 2021 年 11 月加入 qorvo 大家庭。unitedsic 是一家领先的碳化硅 (sic) 功率半导体制造商,它的加入促使 qorvo 将业务扩展到电动汽车 (ev)、工业电源、电路保护、可再生能源和数据中心电源等快速增长的市场。
随着人们对高效率、高功率密度和系统简单性的需求不断增长,碳化硅 (sic) fet 因其较快的开关速度、较低的 rds(on) 和较高的额定电压,逐渐成为对电力工程师极具吸引力的选择。
但是,sic 器件较快的开关速度会导致更高的 vds 尖峰和更长的振铃持续时间,从而在高电流电平下引入了更多的 emi。对于从事电动汽车和可再生能源等高功率应用的工程师来说,如何在提高效率并充分发挥先进技术潜力的同时,避免过于复杂的设计将会是一大难题。
什么是 vds 尖峰和振铃?  
寄生电感是导致 vds 尖峰和振铃的根本原因。从 sic mosfet 的典型关断波形(图 1)可以看出,栅极-源极电压 (vgs) 在 18v 至 0v 之间,关断的漏极电流 (id) 为 50a,且总线电压 (vds) 为 800v。由于 sic mosfet 具有更快的开关速度,所以会出现较高的 vds 尖峰和较长的振铃持续时间。较高的 vds 尖峰会减少器件应对闪电和负载突变等条件导致的电压问题的裕量。较长的振铃持续时间也会引入更多的 emi。这种现象在高电流电平下更加明显。
图 1:sic 器件的较快开关速度所导致的关断 vds 尖峰和振铃
传统方法  
抑制emi 的常规解决方案就是使用高栅极电阻 (rg) 来降低电流变化率 (di/dt)。但实际上,使用高 rg 会显著增加开关损耗,进而损失效率,所以在使用这种方法时,我们不得不在效率和 emi 之间做出取舍。
另一种解决方案是减少电源回路中的杂散电感。但是,这需要重新设计pcb 布局,并需要使用尺寸更小、电感更低的封装。此外,pcb 上能够减小的电源回路面积是有限的,而且也需要遵守相关安全法规规定的最小间距和最小间隙。此外,更小巧的封装还会导致热性能降低。
我们还需要考虑滤波器,以帮助我们满足emi 要求并简化系统权衡。除此之外,我们还可以使用控制方法来减少 emi。例如,频率抖动技术可通过扩展电源的噪声频谱范围来减少 emi。
新方法  
一个简单的 rc 缓冲电路可以帮助克服设计挑战并充分发挥 sic 器件的潜力,是一种更为高效的解决方案。事实证明,这个简单的解决方案可以在广泛的负载范围内更高效地控制 vds 尖峰并缩短振铃持续时间,并实现可以忽略的关断延迟。
得益于更快速的 dv/dt 和额外的 cs,缓冲电路还具有更高的位移电流,从而可以减少关断过渡期间的 id 和 vds 重叠。
可以通过双脉冲测试 (dpt) 来证明缓冲电路的有效性。该测试采用了带感性负载的半桥配置。高端和低端都使用相同的器件,vgs、vds 和 id 均从低端器件测量(图 2)。
图 2:半桥配置(顶部和底部使用相同的器件)
使用电流互感器 (ct) 测量器件和缓冲电路的电流。因此,测得的开关损耗包括器件开关损耗和缓冲电路损耗。
其中的缓冲电路由 sic mosfet 漏极和源极之间的一个 10ω 电阻和一个 200pf 电容串联组成。
图 3:rc 缓冲电路可更有效地控制关断 emi
首先,我们比较关断时的情况(图3)。测试的设备对象与图 1 相同。左侧波形使用 rc 缓冲电路和低 rg(off),而右侧波形则使用高 rg(off),未使用缓冲电路。这两种方法都可以限制关断 vds 峰值电压。但是,使用缓冲电路之后,只需 33ns 即可抑制振铃,而高 rg(off) 的振铃持续时间仍超过 100ns。与使用高 rg(off) 相比,使用缓冲电路时的延迟时间更短。由此可判断,缓冲电路有助于在关断时更有效地控制 vds 关断尖峰和振铃持续时间。
图 4:rc 缓冲电路在导通期间的有效性
在导通时(图4),将使用 rc 缓冲电路和 5ω rg(on) 的波形与未使用缓冲电路的波形进行比较可以发现,使用缓冲电路时,反向恢复电流峰值 (irr) 略有提高,从 94a 提高到了 97a,除此之外,其对导通波形的影响可以忽略不计。
这表明,与高 rg(off) 相比,缓冲电路有助于更有效地控制 vds 尖峰和振铃持续时间。但缓冲电路能否更高效呢?(图 5)
图 5:比较缓冲电路与高 rg(off) 之间的开关损耗(eoff、eon)
在 48a 时,高 rg(off) 的关断开关损耗是使用缓冲电路和低 rg(off) 时的两倍以上。由此证明,缓冲电路在关断时更高效。因为缓冲电路可实现更快速的开关,同时还可以更好地控制 vds 尖峰和振铃。
从导通开关损耗的角度看,使用缓冲电路时,eon 平均增加了 70µj。为了充分估计整体效率,我们需要将 eoff 和 eon 相加,然后比较 etotal(图 6)。在全速开关器件时,可以很明显地看出缓冲电路在漏级电流为 18a 以上时效率更高。对于在 40a/40khz 下开关的 40mω 器件,在使用高 rg(off) 与使用低 rg(off) 和缓冲电路之间,每个器件的开关损耗差为 11w。
图 6:比较缓冲电路与高 rg(off) 之间的开关损耗 (etotal)
因此我们可以推断,与使用高 rg(off) 相比,使用缓冲电路是一种更高效的解决方案。
随着第 4 代 sic 器件进入市场,这种简单的设计解决方案将继续提供更低的总开关损耗,继续帮助优化系统功率效率。
关于简单的缓冲电路如何在 unitedsic sic 器件中实现出色效率的更多信息,请观看我们近期的研讨会:尽可能地降低 sic fet 的电磁干扰和开关损耗。
您可以点击此处 https://unitedsic.com/events/webinar-minimizing-emi-and-switching-loss-for-fast-sic-fets/  观看完整的研讨会。
原文标题:尽可能地降低 sic fet 的电磁干扰和开关损耗
文章出处:【微信公众号:qorvo半导体】欢迎添加关注!文章转载请注明出处。

2017年半导体产业的机遇与挑战
一条SQL更新语句的执行流程1
Rydberg使用原子量子传感器成功演示世界上第一个远程无线电通信
关于边缘计算的五个实用案例与优势
中国工程院网站公布了2019年工程院院士增选有效候选人名单,企业家当选院士引争议
尽可能地降低 SiC FET 的电磁干扰和开关损耗
Lexar雷克沙发布高性能移动固态硬盘——Professional SL100 Pro
三大运营商在5G时代将会作出哪些调整
适用于先进封装技术的Altius垂直MEMS探针卡
Canalys:印度手机市场首次全年下滑,与2019年相比下降2%
不超19.9亿元!歌尔拟在越南设立全资子公司
超大规模玩家推动存储设备创新
大华发布一站式人工智能开发平台 加速人工智能规模产业化落地
多项技术加持TCL MiniLED智屏堪称显示领域天花板
智能算力时代,一个中国答案
京东方在可折叠面板市场超越三星
南昌市政公用与欧菲光签署框架协议 预付10亿转让51%股份
Linux I/O多路复用
三星首款安卓4.0平板Galaxy Tab 2
数字调谐收音机是什么?数字调谐收音机原理分析