AT89C52单片机的性能原理及应用解析
89c52是intel公司mcs-51系列单片机中基本的产品，它采用atmel公司可靠的cmos工艺技术制造的高性能8位单片机，属于标准的mcs-51的hcmos产品。
它结合了cmos的高速和高密度技术及cmos的低功耗特征，它基于标准的mcs-51单片机体系结构和指令系统，属于89c51增强型单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。
89c52内置8位中央处理单元、512字节内部数据存储器ram、8k片内程序存储器（rom）32个双向输入/输出（i/o）口、3个16位定时/计数器和5个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。此外，89c52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。在空闲模式下冻结cpu而ram定时器、串行口和中断系统维持其功能。掉电模式下，保存ram数据，时钟振荡停止，同时停止芯片内其它功能。89c52有pdip（40pin）和plcc（44pin）两种封装形式。
at89c52是一个低电压，高性能cmos 8位单片机，片内含8k bytes的可反复擦写的flash只读程序存储器和256 bytes的随机存取数据存储器（ram），器件采用atmel公司的高密度、非易失性存储技术生产，兼容标准mcs-51指令系统，片内置通用8位中央处理器和flash存储单元，at89c52单片机在电子行业中有着广泛的应用。
at89c52有40个引脚，32个外部双向输入/输出（i/o）端口，同时内含2个外中断口，3个16位可编程定时计数器，2个全双工串行通信口，2 个读写口线，at89c52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和flash存储器结合在一起，特别是可反复擦写的 flash存储器可有效地降低开发成本。
at89c52有pdip、pqfp/tqfp及plcc等三种封装形式，以适应不同产品的需求。
1、兼容mcs51指令系统
2、8kb可反复擦写（大于1000次）flash rom;
3、32个双向i/o口;
4、256x8bit内部ram;
5、3个16位可编程定时/计数器中断;
6、时钟频率0-24mhz;
7、2个串行中断，可编程uart串行通道;
8、2个外部中断源，共6个中断源;
9、2个读写中断口线，3级加密位;
10、低功耗空闲和掉电模式，软件设置睡眠和唤醒功能;
11、有pdip、pqfp、tqfp及plcc等几种封装形式，以适应不同产品的需求。
at89c52为8 位通用微处理器，采用工业标
pdip封装的at89c52引脚图 准的c51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主ic 内部寄存器、数据ram及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号ir的接收解码及与主板cpu通信等。主要管脚有：xtal1（19 脚）和xtal2（18 脚）为振荡器输入输出端口，外接12mhz 晶振。rst/vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。vcc（40 脚）和vss（20 脚）为供电端口，分别接+5v电源的正负端。p0~p3 为可编程通用i/o 脚，其功能用途由软件定义，在本设计中，p0 端口（32~39 脚）被定义为n1 功能控制端口，分别与n1的相应功能管脚相连接，13 脚定义为ir输入端，10 脚和11脚定义为i2c总线控制端口，分别连接n1的sdas（18脚）和scls（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板cpu 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。
p0 口
p0 口是一组8 位漏极开路型双向i/o 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的
方式驱动8 个ttl逻辑门电路，对端口p0 写“1”时，可作为高阻抗输入端用。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。
在flash编程时，p0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
p1 口
p1 是一个带内部上拉电阻的8 位双向i/o 口， p1 的输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻辑
门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉
电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。
与at89c51 不同之处是，p1.0 和p1.1 还可分别作为定时/计数器2 的外部计数输入（p1.0/t2）和输入（p1.1/t2ex），
参见表1。
flash 编程和程序校验期间，p1 接收低8 位地址。
表.p1.0和p1.1的第二功能
引脚号功能特性
p1.0t2，时钟输出
p1.1t2ex（定时/计数器2）
p2 口
p2 是一个带有内部上拉电阻的8 位双向i/o 口，p2 的输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻辑
门电路。对端口p2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。
在访问外部程序存储器或16 位地数据存储器（例如执行movx @dptr 指令）时，p2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行movx@ri 指令）时，p2 口输出p2锁存器的内容。
flash编程或校验时，p2亦接收高位地址和一些控制信号。
p3 口
p3 口是一组带有内部上拉电阻的8 位双向i/o 口。p3 口输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻
辑门电路。对p3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的p3 口将用上拉电阻输出电流（iil）。
p3 口除了作为一般的i/o 口线外，更重要的用途是它的第二功能
p3 口还接收一些用于flash闪速存储器编程和程序校验的控制信号。
rst
复位输入。当振荡器工作时，rst引脚出现两个机器周期以上高电平将使单片机复位。
ale/prog
当访问外部程序存储器或数据存储器时，ale（地址锁存允许）输出脉冲用于锁存地址的低8 位字
节。一般情况下，ale 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ale 脉冲。
对flash存储器编程期间，该引脚还用于输入编程脉冲（prog）。
如有必要，可通过对特殊功能寄存器（sfr）区中的8eh 单元的d0 位置位，可禁止ale 操作。该位置位后，只有一条
movx 和movc指令才能将ale 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ale 禁止位无效。
psen
程序储存允许（psen）输出是外部程序存储器的读选通信号，当at89c52 由外部程序存储器取指令（或数
据）时，每个机器周期两次psen 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次psen信号。
ea/vpp
外部访问允许。欲使cpu 仅访问外部程序存储器（地址为0000h—ffffh），ea 端必须保持低电平（接
地）。需注意的是：如果加密位lb1 被编程，复位时内部会锁存ea端状态。
如ea端为高电平（接vcc端），cpu 则执行内部程序存储器中的指令。
flash存储器编程时，该引脚加上+12v 的编程允许电源vpp，当然这必须是该器件是使用12v编程电压vpp。
xtal1
振荡器反相放大器及内部时钟发生器的输入端。
xtal2
振荡器反相放大器的输出端。
数据存储
编辑
at89c52 有256 个字节的内部ram，80h-ffh 高128 个字节与特殊功能寄存器（sfr）地址是重叠的，也就是高128字节的ram 和特殊功能寄存器的地址是相同的，但物理上它们是分开的。
当一条指令访问7fh 以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128 字节ram 还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。
例如，下面的直接寻址指令访问特殊功能寄存器0a0h（即p2 口）地址单元。
mov 0a0h，#data
间接寻址指令访问高128 字节ram，例如，下面的间接寻址指令中，r0 的内容为0a0h，则访问数据字节地址为0a0h，而不是p2 口（0a0h）。
mov @r0，#data
堆栈操作也是间接寻址方式，所以，高128 位数据ram 亦可作为堆栈区使用。
·定时器0和定时器1：
at89c52的定时器0和定时器1 的工作方式与at89c51 相同。
基于嵌入式PC与EtherCAT技术实现步进电机运动控制系统的设计
小米回应48亿元印度资金情况：仅冻结、并非没收
苹果下一代iPhone或将使用更先进的7nm制程的处理器
三极管厂商：北京麦格希尔微电子有限公司简介
全汉战神480评测 值不值得买
AT89C52单片机的性能原理及应用解析
2019年商务航空领域的一些重要事件总结
5G终端在5G时代将面临各种挑战与机遇
赵云科技推出最新多款搭载第六代 Intel® Skylake 处理器的嵌入式电脑
脉冲电源_什么是脉冲电源?
苹果预警iPhone手机生产延期 下调第二财季的销售预期
弹片微针模组为手机触摸屏测试的稳定性提供保障
晨控智能工业读写器：RFID技术让鞋业生产线更加智能化
在Linux中如何创建文件
2023年毕马威中国金融科技双50榜单揭晓 百望云实力入选
场效应管三种常用的运用电路图
欧姆龙CJ转以太网模块连接KEPServerEX
AMD官方发表声明强调购买锐龙处理器要在合法授权的平台购买
海尔智家2021ESG报告：可持续的“零碳”未来
聚焦战略，简化管理，提高效益
它结合了cmos的高速和高密度技术及cmos的低功耗特征，它基于标准的mcs-51单片机体系结构和指令系统，属于89c51增强型单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。
89c52内置8位中央处理单元、512字节内部数据存储器ram、8k片内程序存储器（rom）32个双向输入/输出（i/o）口、3个16位定时/计数器和5个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。此外，89c52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。在空闲模式下冻结cpu而ram定时器、串行口和中断系统维持其功能。掉电模式下，保存ram数据，时钟振荡停止，同时停止芯片内其它功能。89c52有pdip（40pin）和plcc（44pin）两种封装形式。
at89c52是一个低电压，高性能cmos 8位单片机，片内含8k bytes的可反复擦写的flash只读程序存储器和256 bytes的随机存取数据存储器（ram），器件采用atmel公司的高密度、非易失性存储技术生产，兼容标准mcs-51指令系统，片内置通用8位中央处理器和flash存储单元，at89c52单片机在电子行业中有着广泛的应用。
at89c52有40个引脚，32个外部双向输入/输出（i/o）端口，同时内含2个外中断口，3个16位可编程定时计数器，2个全双工串行通信口，2 个读写口线，at89c52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和flash存储器结合在一起，特别是可反复擦写的 flash存储器可有效地降低开发成本。
at89c52有pdip、pqfp/tqfp及plcc等三种封装形式，以适应不同产品的需求。
1、兼容mcs51指令系统
2、8kb可反复擦写（大于1000次）flash rom;
3、32个双向i/o口;
4、256x8bit内部ram;
5、3个16位可编程定时/计数器中断;
6、时钟频率0-24mhz;
7、2个串行中断，可编程uart串行通道;
8、2个外部中断源，共6个中断源;
9、2个读写中断口线，3级加密位;
10、低功耗空闲和掉电模式，软件设置睡眠和唤醒功能;
11、有pdip、pqfp、tqfp及plcc等几种封装形式，以适应不同产品的需求。
at89c52为8 位通用微处理器，采用工业标
pdip封装的at89c52引脚图 准的c51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主ic 内部寄存器、数据ram及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号ir的接收解码及与主板cpu通信等。主要管脚有：xtal1（19 脚）和xtal2（18 脚）为振荡器输入输出端口，外接12mhz 晶振。rst/vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。vcc（40 脚）和vss（20 脚）为供电端口，分别接+5v电源的正负端。p0~p3 为可编程通用i/o 脚，其功能用途由软件定义，在本设计中，p0 端口（32~39 脚）被定义为n1 功能控制端口，分别与n1的相应功能管脚相连接，13 脚定义为ir输入端，10 脚和11脚定义为i2c总线控制端口，分别连接n1的sdas（18脚）和scls（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板cpu 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。
p0 口
p0 口是一组8 位漏极开路型双向i/o 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的
方式驱动8 个ttl逻辑门电路，对端口p0 写“1”时，可作为高阻抗输入端用。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。
在flash编程时，p0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
p1 口
p1 是一个带内部上拉电阻的8 位双向i/o 口， p1 的输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻辑
门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉
电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。
与at89c51 不同之处是，p1.0 和p1.1 还可分别作为定时/计数器2 的外部计数输入（p1.0/t2）和输入（p1.1/t2ex），
参见表1。
flash 编程和程序校验期间，p1 接收低8 位地址。
表.p1.0和p1.1的第二功能
引脚号功能特性
p1.0t2，时钟输出
p1.1t2ex（定时/计数器2）
p2 口
p2 是一个带有内部上拉电阻的8 位双向i/o 口，p2 的输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻辑
门电路。对端口p2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）。
在访问外部程序存储器或16 位地数据存储器（例如执行movx @dptr 指令）时，p2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行movx@ri 指令）时，p2 口输出p2锁存器的内容。
flash编程或校验时，p2亦接收高位地址和一些控制信号。
p3 口
p3 口是一组带有内部上拉电阻的8 位双向i/o 口。p3 口输出缓冲级可驱动（吸收或输出电流）4 个ttl 逻
辑门电路。对p3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的p3 口将用上拉电阻输出电流（iil）。
p3 口除了作为一般的i/o 口线外，更重要的用途是它的第二功能
p3 口还接收一些用于flash闪速存储器编程和程序校验的控制信号。
rst
复位输入。当振荡器工作时，rst引脚出现两个机器周期以上高电平将使单片机复位。
ale/prog
当访问外部程序存储器或数据存储器时，ale（地址锁存允许）输出脉冲用于锁存地址的低8 位字
节。一般情况下，ale 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ale 脉冲。
对flash存储器编程期间，该引脚还用于输入编程脉冲（prog）。
如有必要，可通过对特殊功能寄存器（sfr）区中的8eh 单元的d0 位置位，可禁止ale 操作。该位置位后，只有一条
movx 和movc指令才能将ale 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ale 禁止位无效。
psen
程序储存允许（psen）输出是外部程序存储器的读选通信号，当at89c52 由外部程序存储器取指令（或数
据）时，每个机器周期两次psen 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次psen信号。
ea/vpp
外部访问允许。欲使cpu 仅访问外部程序存储器（地址为0000h—ffffh），ea 端必须保持低电平（接
地）。需注意的是：如果加密位lb1 被编程，复位时内部会锁存ea端状态。
如ea端为高电平（接vcc端），cpu 则执行内部程序存储器中的指令。
flash存储器编程时，该引脚加上+12v 的编程允许电源vpp，当然这必须是该器件是使用12v编程电压vpp。
xtal1
振荡器反相放大器及内部时钟发生器的输入端。
xtal2
振荡器反相放大器的输出端。
数据存储
编辑
at89c52 有256 个字节的内部ram，80h-ffh 高128 个字节与特殊功能寄存器（sfr）地址是重叠的，也就是高128字节的ram 和特殊功能寄存器的地址是相同的，但物理上它们是分开的。
当一条指令访问7fh 以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128 字节ram 还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。
例如，下面的直接寻址指令访问特殊功能寄存器0a0h（即p2 口）地址单元。
mov 0a0h，#data
间接寻址指令访问高128 字节ram，例如，下面的间接寻址指令中，r0 的内容为0a0h，则访问数据字节地址为0a0h，而不是p2 口（0a0h）。
mov @r0，#data
堆栈操作也是间接寻址方式，所以，高128 位数据ram 亦可作为堆栈区使用。
·定时器0和定时器1：
at89c52的定时器0和定时器1 的工作方式与at89c51 相同。
基于嵌入式PC与EtherCAT技术实现步进电机运动控制系统的设计
小米回应48亿元印度资金情况：仅冻结、并非没收
苹果下一代iPhone或将使用更先进的7nm制程的处理器
三极管厂商：北京麦格希尔微电子有限公司简介
全汉战神480评测 值不值得买
AT89C52单片机的性能原理及应用解析
2019年商务航空领域的一些重要事件总结
5G终端在5G时代将面临各种挑战与机遇
赵云科技推出最新多款搭载第六代 Intel® Skylake 处理器的嵌入式电脑
脉冲电源_什么是脉冲电源?
苹果预警iPhone手机生产延期 下调第二财季的销售预期
弹片微针模组为手机触摸屏测试的稳定性提供保障
晨控智能工业读写器：RFID技术让鞋业生产线更加智能化
在Linux中如何创建文件
2023年毕马威中国金融科技双50榜单揭晓 百望云实力入选
场效应管三种常用的运用电路图
欧姆龙CJ转以太网模块连接KEPServerEX
AMD官方发表声明强调购买锐龙处理器要在合法授权的平台购买
海尔智家2021ESG报告：可持续的“零碳”未来
聚焦战略，简化管理，提高效益