随着fpga的不断发展,fpga本身自带的pcie硬核的数量越来越多,本文以zu11eg为例介绍,如何进行对应的硬件引脚分配。
设计目标:zu11eg ffvc1760封装,挂载4组nvme,接口为pcie x4 ,
先我们先对zu11eg的资源进行分析,在ug1075中我们可以清楚的看到其包含4个pcie块,分别位于x0y2,x0y3,xiy1,xiy0.
在文档pg213上我们可以看到如下:
总结上文:在硬件设计引脚分配的时候我们需要知道:
1、一个gt quad由四个gt车道组成。为pcie ip选择gt quads时,xilinx建议您在最靠近pcie硬块的地方使用gt quad。虽然这不是必要时,它将改善设计的位置,路线和时间。
2、需要注意pcie lane 0的位置
3.根据些表格,这些表格根据以下内容确定哪些gt库可供选择:ip自定义期间选择的pcie块位置。
那如何验证自己的分配结果呢?最终在实际使用的时候我们会应用到相关的ip核,最简单也是最靠谱的方法,是采用vivado新建工程,生成pcie的ip核进行验证,如下图所示,可以清楚的知道对应的那些可用。
在fpga硬件设计中,引脚分配是最重要的一步,也是最关键的一步。
精彩推荐至芯科技fpga就业培训班——助你步入成功之路、11月30号北京中心开课、欢迎咨询!千兆以太网发展现状 千兆以太网技术优势
基于fpga及模拟电路的模拟信号波形的实现
扫码加微信邀请您加入fpga学习交流群
欢迎加入至芯科技fpga微信学习交流群,这里有一群优秀的fpga工程师、学生、老师、这里fpga技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!
点个在看你最好看
原文标题:基于fpga的硬件引脚分配设计总结
文章出处:【微信公众号:fpga设计论坛】欢迎添加关注!文章转载请注明出处。
NTC负温度系数热敏电阻专业术语
鸿利智汇与国星光电分别获照明系统与LED专利权 将增强公司核心竞争力
HC18 大电流热保护器在电动工具的应用
200G QSFP-DD PSM8光模块具体参数的详细说明
试图打破CUDA统治的SYCL
基于FPGA的硬件引脚分配设计总结
威盛电子推出新一代移动集成图形芯片组
手持示波表的前端模拟信号调理电路
三星 Next Galaxy 旗舰手机超前预约正式开启,截至时间为正式发布
路径万千,华为云数据库选择珠峰北坡登顶,给世界一个更优选择
Nordic为“PXN-K6游戏键盘中枢”提供核心处理和无线连接能力
联想发布全球首台可折叠屏电脑的原型机ThinkPadX1 并宣布2020年上市
选择“正激”还是“反激”?这份宝典请收好~
球磨机中空轴磨损要如何修复
黄山2号芯片已完成整体设计 未来将用于华米的智能可穿戴产品
材料科学和工程学方面面临的挑战
Allegro中导入Outline的方法步骤
特斯拉计划在德国柏林批量生产性能更佳的新型电池
关于优化法律法规 推动智能网联汽车商用化落地的建议
艾芙芮领尚p1000空气净化器评测 外观设计时尚实用性更强