智原科技采用Cadence数字实现与验证解决方案,提升最大型SoC设计的性能

【中国,2013年11月18日】——全球电子设计创新领先企业cadence设计系统公司(nasdaq: cdns)今天宣布,位于***新竹的智原科技 (faraday technology corp.) 通过采用cadence®完整的工具流程,已成功完成该公司最大型的soc (系统单芯片) 项目开发,该项目是用于4g基站的3亿门芯片设计。通过在其分层式 (hierarchical) 设计流程中部署cadence encounter® 数字设计工具,智原科技的设计团队在短短的七个月内,就完成了这个复杂soc从输入数据到流片的工作。
通过采用encounter®数字实现 (edi) 系统,智原科技成功使这颗soc设计每次执行原型设计的时间从两周缩短到三至五天,包括gigaopt多线程优化与先进分析、适合encounter conformal® equivalence checker (ec) 的分层式ec比较方法、用于rc提取和时序分析的整合式签收工具。
此外,智原科技还采用了cadence的其它产品,包括incisive® enterprise simulator、验证ip、encounter power system、allegro package designer,以及allegro® sigritytm 信号和电源完整性解决方案。
智原科技研发副总裁洪正信表示:“这颗soc是我们首次进行的最大规模设计项目,也是我们在***开展最复杂的一个项目,因此我们汇集了最佳的工具组合,以确保在性能、质量和上市时间方面都能获得成功。cadence丰富的数字实现和验证产品,再加上其高度的支持与配合,帮助我们达成了所有的设计目标。”
cadence公司eda产品战略官徐季平博士表示:“对智原科技来说,为了管理这类庞大soc设计的复杂度,需要采用紧密整合的解决方案,以帮助设计人员快速地将创新设计落实为真正的产品。通过采用encounter数字实现系统和验证方案,智原科技大幅提升了soc的开发速度。”
更多有关该设计项目的信息,请点击http://www.cadence.com/rl/resources/success_stories/faradaytech_cs.pdf。智原科技将于11月20日至22日在日本横滨举行的2013年嵌入式技术展 (embedded technology 2013 conference) 上介绍此项目的详细内容。
关于cadence
cadence公司成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用cadence的软件、硬件、ip、设计服务,设计和验证用于消费电子、网络和通讯设备以及计算机系统中的尖端半导体器件。公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研究机构,以服务于全球电子产业。关于公司、产品及服务的更多信息,敬请浏览公司网站www.cadence.com。

Xilinx开发板Si570频率配置步骤详解
干货满满 戴尔游匣G15是618最值得选的电竞神器!
一种基于Mailbox核间机制的多核处理系统
随着公众对VR的兴趣持续稳定增长 索尼将会推出新一代PSVR头显
腕带型人体传感器 拥有广阔应用前景
智原科技采用Cadence数字实现与验证解决方案,提升最大型SoC设计的性能
路由器使用需要注意哪些问题?
阿里董事会新增2名独董
基于多源光谱信息的棉花水、氮监测模型研究-莱森光学
华为荣耀V9评测:荣耀V9与一加3T,300元差价该如何取舍?
可上下限温度的感温控制器电路图说明
压力变送器怎样选型
共享单车行业的兴衰史 或成互联网流量红利最后“风口”
光伏行业最新新闻:晶澳太阳告别纳斯达克借壳回A 国务院推动光伏+发展
到底什么是物联网
气体流量计工作原理_气体流量计应用
华为Mate S iPhone 6S 谁更靓?
虹科案例|太赫兹技术探测林木的内部虫洞
想看哪里点哪里 向日葵发布Windows主控端3.0 一眼查看45台电脑桌面
模拟电路故障诊断中的特征提取方法