基于SMIC 0.25μm标准数字CMOS工艺设计12位25MS/s低功耗采样保持电路
1、引言
随着数字技术的不断突飞猛进，越来越多的电路系统将a／d转换器作为一个子模块集成到系统内部。例如在便携式数据传输、数字视频和图像处理等应用系统中，8～12位分辨率的嵌入式a／d转换器就是这些系统的一个非常重要的组成部分。在这些应用中，如何在保持高采样频率下降低功耗是一个很重要的设计要点。整体而言，流水线型结构a／d转换器是同时实现低功耗、高采样率和高分辨率的合理选择。
在流水线结构的a／d转换电路中，采样保持电路是整个电路的核心模块。同时采样保持电路通常是整个电路中功耗最大的模块，其性能直接决定了整个a／d转换器的性能。本文介绍了运用于视频处理系统的一种12位25ms／s低功耗采样保持电路。
2、 电路结构分析
本文所采用的采样保持电路结构如图1所示。电路使用全差分结构，可以很好地消除直流偏置和偶次谐波失真，抑制来自衬底的共模噪声；采用底板采样技术，可以完全抑制采样时刻由开关的电荷注入和时钟馈通引入的非线性误差；使用栅压自举开关，使采样开关栅压随输入信号变化而等量变化，增加开关的线性度，减小谐波失真。电路功能的实现基于一个受两相不交叠时钟控制的单位增益开关电容电路。
根据时钟可以将该电路工作分为采样和保持两个阶段。在采样阶段，时钟ck1为高电平有效，运放的两个输入端被短接到vcm，采样得到的电压以电荷的形式存储在采样cs上，由于在采样的时候处于开环状态，所以运放的两个输出端也被直接短路，在采样阶段即将结束的时候，时钟ck1p和ck1控制的开关依次断开，运放的正负两个输入端的结点完全处于开路的状态，所以这两个结点上存储的电荷差值就不会再改变了；在保持阶段，ck2为高电平有效，通过电荷的重新分配，输入采样信号通过保持电容cr转移到输出端，在差分电压输出达到稳定值以后，保持过程结束。选择cs=cr，采样保持电路的增益为1。
3 、电路实现
3.1 栅压自举开关设计
在a／d转换器的设计和应用中，谐波失真是极为关键的，它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。为了保证电路的精度和输入信号的带宽，本文中采样开关（bsw）采用栅压自举开关。如图2所示，采样开关m11在单个时钟ck的控制下实现开关的功能。
3.2运算放大器设计
为了达到12位以上的线性度，运算放大器的开环放大倍数至少大于8 000，因而选择运算放大器的开环增益为80db；为了满足25 mhz的采样频率，运算放大器的建立时间需小于20ns，对应单位增益带宽应大于125mhz。基于上述要求，同时为了达到最大的输出摆幅和最小的静态功耗，本文采用全差分套筒式共源共栅两级结构，如图3所示。虽然与增益自举结构相比，两级结构速度不占优势，但是两级结构具有大得多的输出电压摆幅，更大的电压摆幅意味着可以使用较小的采样电容，而整个电路的功耗和面积与采样电容成正比，使用较小的电容使得整个电路的功耗和面积大为缩小。
运放的第一级为“套筒式”共源共栅结构，使用nmos管作为输入管，可以使运放的速度达到最大，因为nmos管比pmos管有更高的迁移率和截止频率；第二级采用共源级输出，以提供最大的摆幅和驱动能力。两级中的补偿采用米勒补偿，与一般的米勒补偿相比，采用共源共栅结构的米勒补偿更能提高单位增益带宽。
由于所选用的运算放大器电路为全差分结构，在全差分的跨导运算放大器中，为了稳定直流共模输出电压，通常采用共模反馈电路（cmfb），运放共模反馈电路结构如图4所示，电路采用开关电容结构。由于反馈电路采用无源元件（电容）和开关组成，运算放大器的输出电压不受共模检测电路的限制，并且反馈电路不消耗静态直流功耗。其中vcm和vbn为偏置电压，当时钟为ck1有效时，左边两个电容组成的左半支路的电容两端分别接vcm和vbn复位，右半支路的两个电容工作产生共模反馈电平cmfb。当时钟为ck2有效时相反，左半支路工作产生共模反馈电平cmfb，右半支路复位。其中4个电容取值均为0.2pf，所有开关实现均为cmos开关。
3.3 采样电容的确定
对于12位精度的a／d转换器来说，其信噪比（snr）应大于76db。snr取决于信号摆幅均方值于等效输入噪声均方值之比。本文设计采用smic 0.25μm标准数字cmos工艺进行设计，电源电压为2.5v单电源，所选取的直流共模偏置为1.2v，信号摆幅为±1.5v。为达到76db的snr，采样电容值应大于0.5pf。为留有足够的余量，选取采样电容c5=cf=1.5pf。
4、 电路仿真及分析
采用hspice基于smic 0.25μm标准数字cmos工艺模型对整个电路进行了仿真。首先对所设计的栅压自举开关进行仿真，在25mhz时钟条件下的瞬时波形如图5所示。输入信号为1v正弦信号，从图中可以看出开关栅压信号很好地跟随了输入信号。
同时对所设计的运放在1.5pf电容负载和2.5v单电源下，偏置电压vcm=1.2v、vbn=0.645v、vbnc=1.0v、vbpc=1.145v时，开环电压增益、相位裕度、单位增益带宽、功耗、转换速率等主要电路参数进行了模拟。图6为运放的频率响应曲线，从中可以看出运放开环增益为86db，相位裕度为76.1°，单位增益带宽为140mhz。
输入幅度为1v、频率为2.563 476mhz的正弦波信号时，整个采样保持电路工作在25ms／s条件的瞬时仿真波形如图7所示。此时，整个电路的功耗为10.41mw。
另外，输入信号分别为2.563 476mhz幅值为1v正弦波信号时，对采样保持电路的输出波形信号进行了fft分析，对应2048点fft频谱图如图8所示。从频谱图中可以看出由于采用全差分结构，信号的偶次谐波失真得到了很好的抑制。对应输出信号的sfdr为75.6db。
5 、结论
本文给出了一种可以进行双采样的12位25ms／s采样保持电路，电路采用smic 0.25 μm标准数字cmos工艺进行设计。仿真的结果表明，所设计的采样保持电路完全符合12位25 ms／s a／d转换器的性能要求。
基于555定时器组成的稳态电路分析
axure中继器实现动态表格效果图文详解
区块链社交直播系统开发,开发一套币圈微信需要多少钱
C++中的const关键字介绍
5G时代即将来临巨头们在聊什么
基于SMIC 0.25μm标准数字CMOS工艺设计12位25MS/s低功耗采样保持电路
讨论基于QKD技术的量子保密通信应用
传力积电日本晶圆厂将投资近54亿美元 或落户三重县
随着行业向5G演进,Netcracker获评为NFV编配市场领导者
4G升级5G需更换SIM卡？中国电信：系误读
最全面总结连接器选型流程及必须要考虑的14个注意点
触宝输入法荣获MWC2012全球移动创新大奖冠军
马上报名 | 2023 RISC-V 中国峰会-第二届厦门开源芯片产业生态论坛即将开启
硬盘克隆和磁盘映像是什么
索尼友达联手OLED：或改变全球AMOLED格局
【赋能IoT生态系列5之1】工业计算机/服务器安全智联升级方案
WiFi 6的160MHz并不是必选，浅谈160MHz的利与弊
基因芯片的工作原理及技术进展与应用
米尔科技NXP LPC1857 LPC1850 Cortex-M3开发板概述
英飞凌扩大业界领先的智能功率开关产品系列，推出PROFET™+2和大电流PROFET™提高能源效率并实现小型化设计
随着数字技术的不断突飞猛进，越来越多的电路系统将a／d转换器作为一个子模块集成到系统内部。例如在便携式数据传输、数字视频和图像处理等应用系统中，8～12位分辨率的嵌入式a／d转换器就是这些系统的一个非常重要的组成部分。在这些应用中，如何在保持高采样频率下降低功耗是一个很重要的设计要点。整体而言，流水线型结构a／d转换器是同时实现低功耗、高采样率和高分辨率的合理选择。
在流水线结构的a／d转换电路中，采样保持电路是整个电路的核心模块。同时采样保持电路通常是整个电路中功耗最大的模块，其性能直接决定了整个a／d转换器的性能。本文介绍了运用于视频处理系统的一种12位25ms／s低功耗采样保持电路。
2、 电路结构分析
本文所采用的采样保持电路结构如图1所示。电路使用全差分结构，可以很好地消除直流偏置和偶次谐波失真，抑制来自衬底的共模噪声；采用底板采样技术，可以完全抑制采样时刻由开关的电荷注入和时钟馈通引入的非线性误差；使用栅压自举开关，使采样开关栅压随输入信号变化而等量变化，增加开关的线性度，减小谐波失真。电路功能的实现基于一个受两相不交叠时钟控制的单位增益开关电容电路。
根据时钟可以将该电路工作分为采样和保持两个阶段。在采样阶段，时钟ck1为高电平有效，运放的两个输入端被短接到vcm，采样得到的电压以电荷的形式存储在采样cs上，由于在采样的时候处于开环状态，所以运放的两个输出端也被直接短路，在采样阶段即将结束的时候，时钟ck1p和ck1控制的开关依次断开，运放的正负两个输入端的结点完全处于开路的状态，所以这两个结点上存储的电荷差值就不会再改变了；在保持阶段，ck2为高电平有效，通过电荷的重新分配，输入采样信号通过保持电容cr转移到输出端，在差分电压输出达到稳定值以后，保持过程结束。选择cs=cr，采样保持电路的增益为1。
3 、电路实现
3.1 栅压自举开关设计
在a／d转换器的设计和应用中，谐波失真是极为关键的，它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。为了保证电路的精度和输入信号的带宽，本文中采样开关（bsw）采用栅压自举开关。如图2所示，采样开关m11在单个时钟ck的控制下实现开关的功能。
3.2运算放大器设计
为了达到12位以上的线性度，运算放大器的开环放大倍数至少大于8 000，因而选择运算放大器的开环增益为80db；为了满足25 mhz的采样频率，运算放大器的建立时间需小于20ns，对应单位增益带宽应大于125mhz。基于上述要求，同时为了达到最大的输出摆幅和最小的静态功耗，本文采用全差分套筒式共源共栅两级结构，如图3所示。虽然与增益自举结构相比，两级结构速度不占优势，但是两级结构具有大得多的输出电压摆幅，更大的电压摆幅意味着可以使用较小的采样电容，而整个电路的功耗和面积与采样电容成正比，使用较小的电容使得整个电路的功耗和面积大为缩小。
运放的第一级为“套筒式”共源共栅结构，使用nmos管作为输入管，可以使运放的速度达到最大，因为nmos管比pmos管有更高的迁移率和截止频率；第二级采用共源级输出，以提供最大的摆幅和驱动能力。两级中的补偿采用米勒补偿，与一般的米勒补偿相比，采用共源共栅结构的米勒补偿更能提高单位增益带宽。
由于所选用的运算放大器电路为全差分结构，在全差分的跨导运算放大器中，为了稳定直流共模输出电压，通常采用共模反馈电路（cmfb），运放共模反馈电路结构如图4所示，电路采用开关电容结构。由于反馈电路采用无源元件（电容）和开关组成，运算放大器的输出电压不受共模检测电路的限制，并且反馈电路不消耗静态直流功耗。其中vcm和vbn为偏置电压，当时钟为ck1有效时，左边两个电容组成的左半支路的电容两端分别接vcm和vbn复位，右半支路的两个电容工作产生共模反馈电平cmfb。当时钟为ck2有效时相反，左半支路工作产生共模反馈电平cmfb，右半支路复位。其中4个电容取值均为0.2pf，所有开关实现均为cmos开关。
3.3 采样电容的确定
对于12位精度的a／d转换器来说，其信噪比（snr）应大于76db。snr取决于信号摆幅均方值于等效输入噪声均方值之比。本文设计采用smic 0.25μm标准数字cmos工艺进行设计，电源电压为2.5v单电源，所选取的直流共模偏置为1.2v，信号摆幅为±1.5v。为达到76db的snr，采样电容值应大于0.5pf。为留有足够的余量，选取采样电容c5=cf=1.5pf。
4、 电路仿真及分析
采用hspice基于smic 0.25μm标准数字cmos工艺模型对整个电路进行了仿真。首先对所设计的栅压自举开关进行仿真，在25mhz时钟条件下的瞬时波形如图5所示。输入信号为1v正弦信号，从图中可以看出开关栅压信号很好地跟随了输入信号。
同时对所设计的运放在1.5pf电容负载和2.5v单电源下，偏置电压vcm=1.2v、vbn=0.645v、vbnc=1.0v、vbpc=1.145v时，开环电压增益、相位裕度、单位增益带宽、功耗、转换速率等主要电路参数进行了模拟。图6为运放的频率响应曲线，从中可以看出运放开环增益为86db，相位裕度为76.1°，单位增益带宽为140mhz。
输入幅度为1v、频率为2.563 476mhz的正弦波信号时，整个采样保持电路工作在25ms／s条件的瞬时仿真波形如图7所示。此时，整个电路的功耗为10.41mw。
另外，输入信号分别为2.563 476mhz幅值为1v正弦波信号时，对采样保持电路的输出波形信号进行了fft分析，对应2048点fft频谱图如图8所示。从频谱图中可以看出由于采用全差分结构，信号的偶次谐波失真得到了很好的抑制。对应输出信号的sfdr为75.6db。
5 、结论
本文给出了一种可以进行双采样的12位25ms／s采样保持电路，电路采用smic 0.25 μm标准数字cmos工艺进行设计。仿真的结果表明，所设计的采样保持电路完全符合12位25 ms／s a／d转换器的性能要求。
基于555定时器组成的稳态电路分析
axure中继器实现动态表格效果图文详解
区块链社交直播系统开发,开发一套币圈微信需要多少钱
C++中的const关键字介绍
5G时代即将来临巨头们在聊什么
基于SMIC 0.25μm标准数字CMOS工艺设计12位25MS/s低功耗采样保持电路
讨论基于QKD技术的量子保密通信应用
传力积电日本晶圆厂将投资近54亿美元 或落户三重县
随着行业向5G演进,Netcracker获评为NFV编配市场领导者
4G升级5G需更换SIM卡？中国电信：系误读
最全面总结连接器选型流程及必须要考虑的14个注意点
触宝输入法荣获MWC2012全球移动创新大奖冠军
马上报名 | 2023 RISC-V 中国峰会-第二届厦门开源芯片产业生态论坛即将开启
硬盘克隆和磁盘映像是什么
索尼友达联手OLED：或改变全球AMOLED格局
【赋能IoT生态系列5之1】工业计算机/服务器安全智联升级方案
WiFi 6的160MHz并不是必选，浅谈160MHz的利与弊
基因芯片的工作原理及技术进展与应用
米尔科技NXP LPC1857 LPC1850 Cortex-M3开发板概述
英飞凌扩大业界领先的智能功率开关产品系列，推出PROFET™+2和大电流PROFET™提高能源效率并实现小型化设计