西门子推出Tessent Multi-die软件解决方案 满足多维设计的需求
• tessent 可测试性设计 （dft） 技术进一步促进 3d ic 成为主流应用
• 创新解决方案可简化复杂多芯片设计的 dft 周期
西门子数字化工业软件近日推出 tessent multi-die 软件解决方案，旨在帮助客户加快和简化基于 2.5d 和 3d 架构的下一代集成电路 （ic） 关键可测试性设计 （dft） 。
随着市场对于更小巧、更节能、更高性能的 ic 需求不断提升， ic 设计业也面临着严苛挑战。下一代组件更倾向于采用 2.5d 和 3d 架构，以垂直 （3d ic） 或并排 （2.5d） 的方式连接多个芯片，使其作为单一组件工作。然而，这样的方式对 ic 测试提出巨大挑战，大部分传统的测试方法都基于常规的 2d 工艺。
为了应对这些挑战，西门子推出 tessent multi-die —— 一款全面的 dft 自动化解决方案，可处理与 2.5d 和 3d ic 设计有关的复杂dft 任务。该解决方案可与西门子的 tessent testkompress streaming scan network 软件和 tessent ijtag 软件配合使用，优化每个模块的 dft 测试资源，无需担忧对设计其余部分造成影响，从而简化了 2.5d 和 3d ic 的 dft 工作。现在， ic 设计团队只需使用 tessent multi-die 软件，就可以快速开发符合 ieee 1838 标准的 2.5d 和3d ic 架构硬件。
西门子数字化工业软件副总裁兼 tessent 业务部门总经理 ankur gupta 表示：“在 2.5d 和 3d 组件中采用高密度封装芯片设计的需求日益增多， ic 设计公司也面临着快速增加的 ic 测试复杂难题。借助于西门子的 tessent multi-die 解决方案，我们的客户能够为其未来设计做好充分准备，同时减少测试工作量，降低当前制造测试成本。”
除了支持 2.5d 和 3d ic 设计的全面测试之外，tessent multi-die 解决方案还可生成芯片间（die-to-die） 测试向量，并使用边界扫描描述语言 （bsdl） 实现封装级别测试。此外， tessent multi-die 可利用西门子 tessent testkompress streaming scan network 软件的分组数据传输功能，支持灵活并行端口 （fpp） 技术的集成。于 2020 年推出的 tessent testkompress streaming scan network 软件可将内核级 dft 要求与芯片级测试交付资源分离，使用真实、有效且自下而上式的流程来实现 dft ，从而简化 dft 的规划和实施，同时将测试时间缩短 4 倍。
pedestal research 总裁兼研究总监 laurie balch 表示：“随着时间推移，传统的 2d ic 设计方法逐渐显露出局限性，越来越多的设计团队开始利用 2.5d 和 3d ic 架构，以满足其在功耗、性能以及尺寸等方面的要求。在新设计中部署这些高级架构的首要步骤就是制定 dft 策略，来应对复杂架构带来的种种挑战，避免增加成本或延误产品上市时间。通过持续开发 dft 技术，满足多维设计的需求， eda 厂商将进一步促进 2.5d 和 3d 架构在全球范围的应用。”
SiC电子器件提升效率降低装置损耗，预计2024年将超19亿美元
分板机主轴故障问题及解决方式汇总
丰田首次向外国公司提供核心的混合动力技术
功率电感的作用和工作原理是什么？
学会用core dump调试程序错误
西门子推出Tessent Multi-die软件解决方案 满足多维设计的需求
哥伦比亚大学开发便携式DNA装置，可快速检测有害生物和病原体
共筑安全堡垒！一大波安全课程与研讨会精彩来袭
音频处理器的作用是什么
2022年中国电力储能锂电池企业出货量TOP10
数据中心能效管理解决方案详解
联想首款骁龙本北美开售 骁龙835笔记本性能强悍续航给力
联发科发布针对智能电视的芯片MT9638
英飞凌中国荣登“2016大中华区最佳职场”榜单
喷漆房应该安装哪种气体检测报警仪
为防止ADAS滥用，欧洲启动自动驾驶监管
华为称2018年开通5G_2020年正式商用
当贝D3X和极米Z6X值不值得买,选哪款家用投影仪比较的好?
如何使用PADS导出带坐标的PCB BOM表？
机器视觉之ICP算法和RANSAC算法
• 创新解决方案可简化复杂多芯片设计的 dft 周期
西门子数字化工业软件近日推出 tessent multi-die 软件解决方案，旨在帮助客户加快和简化基于 2.5d 和 3d 架构的下一代集成电路 （ic） 关键可测试性设计 （dft） 。
随着市场对于更小巧、更节能、更高性能的 ic 需求不断提升， ic 设计业也面临着严苛挑战。下一代组件更倾向于采用 2.5d 和 3d 架构，以垂直 （3d ic） 或并排 （2.5d） 的方式连接多个芯片，使其作为单一组件工作。然而，这样的方式对 ic 测试提出巨大挑战，大部分传统的测试方法都基于常规的 2d 工艺。
为了应对这些挑战，西门子推出 tessent multi-die —— 一款全面的 dft 自动化解决方案，可处理与 2.5d 和 3d ic 设计有关的复杂dft 任务。该解决方案可与西门子的 tessent testkompress streaming scan network 软件和 tessent ijtag 软件配合使用，优化每个模块的 dft 测试资源，无需担忧对设计其余部分造成影响，从而简化了 2.5d 和 3d ic 的 dft 工作。现在， ic 设计团队只需使用 tessent multi-die 软件，就可以快速开发符合 ieee 1838 标准的 2.5d 和3d ic 架构硬件。
西门子数字化工业软件副总裁兼 tessent 业务部门总经理 ankur gupta 表示：“在 2.5d 和 3d 组件中采用高密度封装芯片设计的需求日益增多， ic 设计公司也面临着快速增加的 ic 测试复杂难题。借助于西门子的 tessent multi-die 解决方案，我们的客户能够为其未来设计做好充分准备，同时减少测试工作量，降低当前制造测试成本。”
除了支持 2.5d 和 3d ic 设计的全面测试之外，tessent multi-die 解决方案还可生成芯片间（die-to-die） 测试向量，并使用边界扫描描述语言 （bsdl） 实现封装级别测试。此外， tessent multi-die 可利用西门子 tessent testkompress streaming scan network 软件的分组数据传输功能，支持灵活并行端口 （fpp） 技术的集成。于 2020 年推出的 tessent testkompress streaming scan network 软件可将内核级 dft 要求与芯片级测试交付资源分离，使用真实、有效且自下而上式的流程来实现 dft ，从而简化 dft 的规划和实施，同时将测试时间缩短 4 倍。
pedestal research 总裁兼研究总监 laurie balch 表示：“随着时间推移，传统的 2d ic 设计方法逐渐显露出局限性，越来越多的设计团队开始利用 2.5d 和 3d ic 架构，以满足其在功耗、性能以及尺寸等方面的要求。在新设计中部署这些高级架构的首要步骤就是制定 dft 策略，来应对复杂架构带来的种种挑战，避免增加成本或延误产品上市时间。通过持续开发 dft 技术，满足多维设计的需求， eda 厂商将进一步促进 2.5d 和 3d 架构在全球范围的应用。”
SiC电子器件提升效率降低装置损耗，预计2024年将超19亿美元
分板机主轴故障问题及解决方式汇总
丰田首次向外国公司提供核心的混合动力技术
功率电感的作用和工作原理是什么？
学会用core dump调试程序错误
西门子推出Tessent Multi-die软件解决方案 满足多维设计的需求
哥伦比亚大学开发便携式DNA装置，可快速检测有害生物和病原体
共筑安全堡垒！一大波安全课程与研讨会精彩来袭
音频处理器的作用是什么
2022年中国电力储能锂电池企业出货量TOP10
数据中心能效管理解决方案详解
联想首款骁龙本北美开售 骁龙835笔记本性能强悍续航给力
联发科发布针对智能电视的芯片MT9638
英飞凌中国荣登“2016大中华区最佳职场”榜单
喷漆房应该安装哪种气体检测报警仪
为防止ADAS滥用，欧洲启动自动驾驶监管
华为称2018年开通5G_2020年正式商用
当贝D3X和极米Z6X值不值得买,选哪款家用投影仪比较的好?
如何使用PADS导出带坐标的PCB BOM表？
机器视觉之ICP算法和RANSAC算法