IP新锐芯耀辉多点破局DDR PHY技术瓶颈
近几年，云计算、5g、物联网、人工智能等产业的迅速发展使得对内存的需求大增。作为内存技术的关键模块，ddr phy的市场需求也在高速增长。本文从新锐ip企业芯耀辉的角度，谈谈ddr phy，以及芯耀辉在ddr phy上的技术突破，助力服务芯片设计企业。
什么是ddr phy ddr phy是dram和内存控制器通信的桥梁，它负责把内存控制器发过来的数据转换成符合ddr协议的信号，并发送到dram；相反地，其也负责把dram发送过来的数据转换成符合dfi协议的信号并发送给内存控制器。ddr phy和内存控制器统称为ddr ip，他们保证了soc和dram之间的数据传输，如图1所示。
图1 ddr phy和内存控制器在soc中的作用
ddr ip 市场需求强劲 作为重要的接口ip，ddr ip的市场需求强劲。据ip nest 机构预测，2015-2024年全球接口类ip保持 16% 的平均年复增长率。未来几年， 在5大类接口ip（usb、pcie、ddr、d2dðernet、mipi）市场份额上，ddr ip将持续保持前三的市场份额。
目前在ddr ip的市场上，国际厂商占据较高的市场份额，而国内ip企业占比很小，究其原因，主要是由于ddr phy具有较高的技术门槛，要在这类phy上实现突破并不容易。
首先与其说ddr phy是一个芯片技术，不如说ddr phy是一门系统工程。ddr的数据传输采用并行多位、单端突发的传输模式，对电源完整性pi（power integrity，电源完整性）和信号完整性si （signal integrity，信号完整性）的要求很高。另一方面，ddr可以说是对训练（training）要求最多的接口。各种训练是否获得最佳的结果直接影响ddr工作的可靠性。对于phy开发人员来说，既要懂物理层的设计，也要懂训练算法的设计，只有这样才能开发出可靠的产品，然而这又无形中抬高了设计的门槛。最后，如何实现高速的单端信号传输，是ddr io设计的一大考验。
多点着力，攻克ddr phy技术瓶颈 作为一家专注于半导体ip研发和服务的高科技公司，芯耀辉科技看准了企业的需求和市场机遇，通过可靠的si和pi分析、优化的训练算法设计、高性能的io设计等一系列技术创新，成功突破了ddr phy的技术瓶颈。
关键技术点一：可靠的si和pi分析指导
ddr数据传输的特点是：多位并行传输，单端数据突发模式。目前soc可以集成多达72位（ddr4带ecc）的ddr接口，多位并行传输在封装和pcb上的布线是非常复杂的，很多走线有一定等长要求，同时还要尽量减小线间串扰，所以合格的封装和pcb设计是一大挑战。另外突发模式的传输，sso（simultaneous switching output）噪声也会严重影响ddr的性能。所以ddr稳定的工作需要可靠的si和pi分析。
在芯片开发早期，确定好芯片的pad规划和封装规划，对于设计后期优化ddr的si和pi性能至关重要。芯耀辉在系统级芯片设计早期、io准备阶段就开展si和pi的分析，提前帮助客户规划，以确保集成的ddr phy的量产性能。如下图2所示为芯耀辉的si和pi流程示意图。
图2 芯耀辉si和pi流程示意图
另外，芯耀辉团队还开发出了一套特殊码流分析技术。通过该技术，在设计阶段可以高效地分析封装和pcb设计是否满足ddr眼图的要求，可以快速定位缺陷，并指导客户优化完善。图3给出了一个实际合作案例，展示了系统设计最终完成后的眼图质量。
图3 芯耀辉lpddr4x-3733仿真写数据眼图
关键技术点二：高可靠性训练设计
ddr系统的稳定工作离不开各种训练。在启动的时候需要做初始化的ca training，write leveling，read leveling和 write eye training等一系列训练，对于ddr4、lpddr4及以上的更高协议，还需要vref的二维训练。基于纯硬件的方式无法提供复杂的训练范式。例如jedec的ddr4协议里面规定了dram只能提供简单的01010101等范式， 这对于高速ddr的训练是不足够的，因为这些范式频率单一，无法反映数据通道衰减带来的码间串扰（isi）。另外，不同范式在终端的反射也会不一样。所以如果采用jedec规定的简单范式来训练ddr，特别是在较高速率下，不能得到一个最优化的训练结果。
芯耀辉的ddr phy采用基于固件的训练方法，可以设置不同的范式，如prbs范式、特殊设计的扫频范式等。显然此类范式能更全面的反映数据通道特性，因为它包含了高频、中频、低频信息，以及长0和长1带来的码间串扰等问题，可以保证获得更优的训练结果。
初始化的训练完成之后，芯片内部温度和电压会随着工作状态和环境温度的变化而变化，此温度和电压的变化会让训练的结果偏移理想值，使得ddr的读写裕量减小，严重的情况还会造成读写数据错误。芯耀辉开发了一种可以动态检测芯片内部温度和电压变化的技术，通过实时补偿各种训练结果，保证数据的读写具有足够的裕量，确保ddr工作的稳定性。
关键技术点三：高性能ddr io设计
信号码间串扰和走线的阻抗不匹配带来的信号反射严重影响数据通信。为了保证ddr数据读写的可靠性，在ddr io设计中，芯耀辉采用了ffe（前向反馈均衡）和dfe（判决反馈均衡）技术。
ffe 前端预均衡
ffe前端预均衡是在ddr tx端采用的技术。因为数据通道有衰减，使得信号高频部分被抑制较大，低频部分被抑制较小，所以在rx端看到的眼图眼高和眼宽均比较小。ffe的思想就是减小低频分量的能量，使得信号的高频低频部分在信道之后达到均衡。图4展示了ffe原理，如果信号有0-》1的或者1-》0的变化，则输出满强度（full strength）的信号，如果信号是连续的1或者0，则输出均衡强度的信号（eq strength）。
图4 ffe前端预均衡原理示意图
图5 展示了在rx端，数据速率是6400mbps时，关闭ffe和打开ffe的仿真示意图。可以看到，打开ffe的眼图质量明显好于关闭ffe的眼图质量。
图5 芯耀辉仿真效果示意图（6400mbps），左图没有打开ffe，右图打开ffe
芯耀辉采用可编程的前端预均衡方案，通过设置不同参数可以获得不同的均衡效果，以适应各种应用场景的需要。
自适应算法支持的接收端dfe（判决反馈均衡）
信号的码间串扰可通过脉冲响应（pulse response）示意图理解，如下图6所示。
图6 经过信道的脉冲响应
当脉冲信号经过信道时，因为高频衰减和信道反射，会形成一个拖尾的波形，前一个bit的信号会影响将来bit的信号质量。dfe的原理是：判断之前几个bit的信号是1或者0，然后通过加权和反馈相加，减弱前bit信号的拖尾影响，以达到改善当前bit信号质量的目的。相比于ctle等均衡技术，dfe不会放大噪声信号，因此固态技术协会在jedec79-5 规范中正式引入了dfe技术，目的就是为了增强接收端的能力。
图7是常见的4 tap dfe架构，也是jedec规范推荐的架构之一。因为dqs的上升沿和下降沿均会采样dq，所以采样电路分为上下两个数据通路。两个数据通路的4个采样值经过加权系数处理后会反馈到每一个数据通路对应的求和器（∑），从而减去这4个之前信号对当前信号的isi影响。这种结构采用了两个求和器，会加大dq_buf端的负载。另外4个采样值均需要直接反馈到两个求和器，会使得芯片内部连线比较复杂，影响高速性能。图8是dfe的另一种架构，这种结构通过mux选择两路数据通路的采样值，并把选择后的值送到求和器进行eq处理。因为只用到了一个求和器，减小了芯片内部的连线复杂性，最重要的是减小了dq_buf端的负载，提升了高速性能。
图7 常见的4-tap dfe架构
图8 另一种常见的4-tap dfe架构
dfe各级tap的加权系数可以通过手动设置，前提条件是要得到信道的参数，这样做不适合产品的大规模量产，因为对不同的产品来说，它的io特性、信道参数是有随机偏差的，同样的一套设置不能保证每个产品都有最佳的dfe性能。通过自适应训练得到dfe各级tap的系数是目前主流的方式。芯耀辉的ddr phy提供了一套特殊的固件训练机制，dfe的各级tap的反馈系数可以通过训练快速得到，自适应程度高，可保证每一颗芯片都有更优的dfe性能，有效减小码间串扰和反射造成的影响。
关键技术点四：支持多频点的快速频率切换技术实现低功耗设计
ddr是soc系统中的功耗大户，如何减小ddr的功耗一直是ddr技术革新的动力和方向之一。最直接的方法就是降低供电电压，而这正是dram规范的演进之路。另一方面，从ddr4和lpddr4开始，dram规范定义了pod io 架构（针对ddr4和ddr5）、lvstl io架构（针对lpddr4和lpddr5）和数据总线倒置（dbi）技术，能有效地减小io端的功耗。
以上降低功耗的方法是jedec规范限定的技术，芯耀辉还开发出一种动态频率切换技术，能有效降低系统总功耗。该技术在dram初始化的时候可以训练多达多个频率点的配置，并保存相关训练结果。当系统确定不需要dram工作在高频率时，可以通知ddr控制器，然后ddr控制器会通知dfi，并让dram进入自刷新状态，之后频率切换就会自动在dfi和ddr phy内部进行，频率切换完成之后ddr控制器则会让dram退出自刷新，这样ddr就可以切换到一个较低的工作频率，从而降低功耗。相较于同类产品，该技术最大特点是整个过程无需固件接入，在新的频率点无需重新做训练，从而快速稳定地实现频率切换。
总结
未来，市场对ddr phy的需求持续增长，在先进制程上的需求更加突出。芯耀辉较早切入了基于finfet工艺的ip开发，通过不断的技术创新，成为目前少数能提供先进制程、优越性能，稳定可靠的ddr phy的本土企业之一。
百尺竿头，更进一步，芯耀辉人必将以提供高性能的接口类ip，高品质的设计服务为己任，奋发图强，助力携手合作广大芯片设计公司及晶圆代工厂，推出更优秀的产品，助力提升中国芯片产业的发展。
索尼Xperia 1R新机曝光搭载了一块6.1英寸分辨率为5040x2160的5K显示屏
TLT507-Linux系统启动卡制作及系统固化
智能插座选购指南及注意事项
摩托罗MotoZ系列更新安卓7.0 也顺利驾驭谷歌daydream平台
新iphone Face ID模组由欧菲科技和富士康供应是真的吗？
IP新锐芯耀辉多点破局DDR PHY技术瓶颈
DAC数模转换器介绍
电线探测器的调节与使用
蜂巢式IoT设备成长劲 2020年出货上看2.4亿部
萤石举办智能家居新品发布会：智能可视人脸锁等新品精彩亮相
思博伦推出pX3 400G以太网测试设备，专为验证下一代网络测试而设计
踏歌智行荣登“未来出行”领域最具商业潜力科技企业20强
两种高功率因数开关电源设计方案的比较
苹果将出售自家生产电能Apple Energy
飞利浦推出高性能主机游戏显示器：4K 144Hz，HDR1000，2.1 声道音箱
流量积算仪测量误差的影响因素有哪些
二极管限幅器,二极管限幅器是什么意思
自连科技Wi-Fi 4产品
聚集半导体存储专家，携手开创大数据时代新纪元
深度对比Python并发方案适用场景和优缺点
什么是ddr phy ddr phy是dram和内存控制器通信的桥梁，它负责把内存控制器发过来的数据转换成符合ddr协议的信号，并发送到dram；相反地，其也负责把dram发送过来的数据转换成符合dfi协议的信号并发送给内存控制器。ddr phy和内存控制器统称为ddr ip，他们保证了soc和dram之间的数据传输，如图1所示。
图1 ddr phy和内存控制器在soc中的作用
ddr ip 市场需求强劲 作为重要的接口ip，ddr ip的市场需求强劲。据ip nest 机构预测，2015-2024年全球接口类ip保持 16% 的平均年复增长率。未来几年， 在5大类接口ip（usb、pcie、ddr、d2dðernet、mipi）市场份额上，ddr ip将持续保持前三的市场份额。
目前在ddr ip的市场上，国际厂商占据较高的市场份额，而国内ip企业占比很小，究其原因，主要是由于ddr phy具有较高的技术门槛，要在这类phy上实现突破并不容易。
首先与其说ddr phy是一个芯片技术，不如说ddr phy是一门系统工程。ddr的数据传输采用并行多位、单端突发的传输模式，对电源完整性pi（power integrity，电源完整性）和信号完整性si （signal integrity，信号完整性）的要求很高。另一方面，ddr可以说是对训练（training）要求最多的接口。各种训练是否获得最佳的结果直接影响ddr工作的可靠性。对于phy开发人员来说，既要懂物理层的设计，也要懂训练算法的设计，只有这样才能开发出可靠的产品，然而这又无形中抬高了设计的门槛。最后，如何实现高速的单端信号传输，是ddr io设计的一大考验。
多点着力，攻克ddr phy技术瓶颈 作为一家专注于半导体ip研发和服务的高科技公司，芯耀辉科技看准了企业的需求和市场机遇，通过可靠的si和pi分析、优化的训练算法设计、高性能的io设计等一系列技术创新，成功突破了ddr phy的技术瓶颈。
关键技术点一：可靠的si和pi分析指导
ddr数据传输的特点是：多位并行传输，单端数据突发模式。目前soc可以集成多达72位（ddr4带ecc）的ddr接口，多位并行传输在封装和pcb上的布线是非常复杂的，很多走线有一定等长要求，同时还要尽量减小线间串扰，所以合格的封装和pcb设计是一大挑战。另外突发模式的传输，sso（simultaneous switching output）噪声也会严重影响ddr的性能。所以ddr稳定的工作需要可靠的si和pi分析。
在芯片开发早期，确定好芯片的pad规划和封装规划，对于设计后期优化ddr的si和pi性能至关重要。芯耀辉在系统级芯片设计早期、io准备阶段就开展si和pi的分析，提前帮助客户规划，以确保集成的ddr phy的量产性能。如下图2所示为芯耀辉的si和pi流程示意图。
图2 芯耀辉si和pi流程示意图
另外，芯耀辉团队还开发出了一套特殊码流分析技术。通过该技术，在设计阶段可以高效地分析封装和pcb设计是否满足ddr眼图的要求，可以快速定位缺陷，并指导客户优化完善。图3给出了一个实际合作案例，展示了系统设计最终完成后的眼图质量。
图3 芯耀辉lpddr4x-3733仿真写数据眼图
关键技术点二：高可靠性训练设计
ddr系统的稳定工作离不开各种训练。在启动的时候需要做初始化的ca training，write leveling，read leveling和 write eye training等一系列训练，对于ddr4、lpddr4及以上的更高协议，还需要vref的二维训练。基于纯硬件的方式无法提供复杂的训练范式。例如jedec的ddr4协议里面规定了dram只能提供简单的01010101等范式， 这对于高速ddr的训练是不足够的，因为这些范式频率单一，无法反映数据通道衰减带来的码间串扰（isi）。另外，不同范式在终端的反射也会不一样。所以如果采用jedec规定的简单范式来训练ddr，特别是在较高速率下，不能得到一个最优化的训练结果。
芯耀辉的ddr phy采用基于固件的训练方法，可以设置不同的范式，如prbs范式、特殊设计的扫频范式等。显然此类范式能更全面的反映数据通道特性，因为它包含了高频、中频、低频信息，以及长0和长1带来的码间串扰等问题，可以保证获得更优的训练结果。
初始化的训练完成之后，芯片内部温度和电压会随着工作状态和环境温度的变化而变化，此温度和电压的变化会让训练的结果偏移理想值，使得ddr的读写裕量减小，严重的情况还会造成读写数据错误。芯耀辉开发了一种可以动态检测芯片内部温度和电压变化的技术，通过实时补偿各种训练结果，保证数据的读写具有足够的裕量，确保ddr工作的稳定性。
关键技术点三：高性能ddr io设计
信号码间串扰和走线的阻抗不匹配带来的信号反射严重影响数据通信。为了保证ddr数据读写的可靠性，在ddr io设计中，芯耀辉采用了ffe（前向反馈均衡）和dfe（判决反馈均衡）技术。
ffe 前端预均衡
ffe前端预均衡是在ddr tx端采用的技术。因为数据通道有衰减，使得信号高频部分被抑制较大，低频部分被抑制较小，所以在rx端看到的眼图眼高和眼宽均比较小。ffe的思想就是减小低频分量的能量，使得信号的高频低频部分在信道之后达到均衡。图4展示了ffe原理，如果信号有0-》1的或者1-》0的变化，则输出满强度（full strength）的信号，如果信号是连续的1或者0，则输出均衡强度的信号（eq strength）。
图4 ffe前端预均衡原理示意图
图5 展示了在rx端，数据速率是6400mbps时，关闭ffe和打开ffe的仿真示意图。可以看到，打开ffe的眼图质量明显好于关闭ffe的眼图质量。
图5 芯耀辉仿真效果示意图（6400mbps），左图没有打开ffe，右图打开ffe
芯耀辉采用可编程的前端预均衡方案，通过设置不同参数可以获得不同的均衡效果，以适应各种应用场景的需要。
自适应算法支持的接收端dfe（判决反馈均衡）
信号的码间串扰可通过脉冲响应（pulse response）示意图理解，如下图6所示。
图6 经过信道的脉冲响应
当脉冲信号经过信道时，因为高频衰减和信道反射，会形成一个拖尾的波形，前一个bit的信号会影响将来bit的信号质量。dfe的原理是：判断之前几个bit的信号是1或者0，然后通过加权和反馈相加，减弱前bit信号的拖尾影响，以达到改善当前bit信号质量的目的。相比于ctle等均衡技术，dfe不会放大噪声信号，因此固态技术协会在jedec79-5 规范中正式引入了dfe技术，目的就是为了增强接收端的能力。
图7是常见的4 tap dfe架构，也是jedec规范推荐的架构之一。因为dqs的上升沿和下降沿均会采样dq，所以采样电路分为上下两个数据通路。两个数据通路的4个采样值经过加权系数处理后会反馈到每一个数据通路对应的求和器（∑），从而减去这4个之前信号对当前信号的isi影响。这种结构采用了两个求和器，会加大dq_buf端的负载。另外4个采样值均需要直接反馈到两个求和器，会使得芯片内部连线比较复杂，影响高速性能。图8是dfe的另一种架构，这种结构通过mux选择两路数据通路的采样值，并把选择后的值送到求和器进行eq处理。因为只用到了一个求和器，减小了芯片内部的连线复杂性，最重要的是减小了dq_buf端的负载，提升了高速性能。
图7 常见的4-tap dfe架构
图8 另一种常见的4-tap dfe架构
dfe各级tap的加权系数可以通过手动设置，前提条件是要得到信道的参数，这样做不适合产品的大规模量产，因为对不同的产品来说，它的io特性、信道参数是有随机偏差的，同样的一套设置不能保证每个产品都有最佳的dfe性能。通过自适应训练得到dfe各级tap的系数是目前主流的方式。芯耀辉的ddr phy提供了一套特殊的固件训练机制，dfe的各级tap的反馈系数可以通过训练快速得到，自适应程度高，可保证每一颗芯片都有更优的dfe性能，有效减小码间串扰和反射造成的影响。
关键技术点四：支持多频点的快速频率切换技术实现低功耗设计
ddr是soc系统中的功耗大户，如何减小ddr的功耗一直是ddr技术革新的动力和方向之一。最直接的方法就是降低供电电压，而这正是dram规范的演进之路。另一方面，从ddr4和lpddr4开始，dram规范定义了pod io 架构（针对ddr4和ddr5）、lvstl io架构（针对lpddr4和lpddr5）和数据总线倒置（dbi）技术，能有效地减小io端的功耗。
以上降低功耗的方法是jedec规范限定的技术，芯耀辉还开发出一种动态频率切换技术，能有效降低系统总功耗。该技术在dram初始化的时候可以训练多达多个频率点的配置，并保存相关训练结果。当系统确定不需要dram工作在高频率时，可以通知ddr控制器，然后ddr控制器会通知dfi，并让dram进入自刷新状态，之后频率切换就会自动在dfi和ddr phy内部进行，频率切换完成之后ddr控制器则会让dram退出自刷新，这样ddr就可以切换到一个较低的工作频率，从而降低功耗。相较于同类产品，该技术最大特点是整个过程无需固件接入，在新的频率点无需重新做训练，从而快速稳定地实现频率切换。
总结
未来，市场对ddr phy的需求持续增长，在先进制程上的需求更加突出。芯耀辉较早切入了基于finfet工艺的ip开发，通过不断的技术创新，成为目前少数能提供先进制程、优越性能，稳定可靠的ddr phy的本土企业之一。
百尺竿头，更进一步，芯耀辉人必将以提供高性能的接口类ip，高品质的设计服务为己任，奋发图强，助力携手合作广大芯片设计公司及晶圆代工厂，推出更优秀的产品，助力提升中国芯片产业的发展。
索尼Xperia 1R新机曝光搭载了一块6.1英寸分辨率为5040x2160的5K显示屏
TLT507-Linux系统启动卡制作及系统固化
智能插座选购指南及注意事项
摩托罗MotoZ系列更新安卓7.0 也顺利驾驭谷歌daydream平台
新iphone Face ID模组由欧菲科技和富士康供应是真的吗？
IP新锐芯耀辉多点破局DDR PHY技术瓶颈
DAC数模转换器介绍
电线探测器的调节与使用
蜂巢式IoT设备成长劲 2020年出货上看2.4亿部
萤石举办智能家居新品发布会：智能可视人脸锁等新品精彩亮相
思博伦推出pX3 400G以太网测试设备，专为验证下一代网络测试而设计
踏歌智行荣登“未来出行”领域最具商业潜力科技企业20强
两种高功率因数开关电源设计方案的比较
苹果将出售自家生产电能Apple Energy
飞利浦推出高性能主机游戏显示器：4K 144Hz，HDR1000，2.1 声道音箱
流量积算仪测量误差的影响因素有哪些
二极管限幅器,二极管限幅器是什么意思
自连科技Wi-Fi 4产品
聚集半导体存储专家，携手开创大数据时代新纪元
深度对比Python并发方案适用场景和优缺点