关于STM32网络电路设计方案
如果有同学对smi，mii和rmii接口不熟悉，建议看一下上面提到的两篇文章，不然可能看不太懂下文。
区域1：我们称为smi接口，用于配置外部phy芯片。
区域2：是数据交换接口，也就是上面我们说的mii接口和rmii接口。
利用这些接口可以有多种不同的网络电路设计方案，这里我来总结下。
01mii接口方案
mii接口在文章《stm32网络之mii和rmii》已经详细介绍过了，从中得知，需要一个25mhz的时钟。
对于mii接口，最常用的方案是，stm32外接25mhz的晶振。
内部的pll配置hclk，提供给内核和外设等。
外部phy连接提供了25mhz的mco脚。
此方案适合stm32f107/2x7/4x7。
02rmii接口方案
rmii接口在文章《stm32网络之mii和rmii》已经详细介绍过了，从中得知，需要一个50mhz的时钟。
2.1、外部晶振（2个晶振）
这个方案需要外接连里两个晶振。
外接25mhz晶振，内部的pll配置hclk，提供给内核和外设等。
外接50mhz晶振，输出50mhz时钟，提供给mac控制器和外部phy。
此方案适合stm32f107/2x7/4x7。
2.2、外部晶振（1个晶振）
这种方案外部只需要接1个50m晶振。一个晶振同时给stm32和外部phy提供时钟，这样可以省成本。
重点：stm32f2x7不能使用这种方案，只适用于stm32f107/4x7。
大家注意上图的区别
这是因为，将hse的osc部分滤除掉，通过hse的bypass，已经将50mhz的时钟通过oscin输入到pll，再通过pll产生提供内核和外设的时钟。
2.3、需要强力phy
这个方案也使用一个25mhz的晶振，但是需要一个功能强大的phy芯片，这颗phy可以将输入的25mhz的时钟内部倍频到50mhz时钟，然后输出给stm32的mac控制模块。
外接25mhz晶振，内部的pll配置hclk，提供给内核和外设等。
stm32通过mco引脚提供25mhz时钟给外部phy。
外部phy内部生成50mhz的时钟提供给stm32的mac控制模块。
此方案适合stm32f107/2x7/4x7。
个人不建议这种方案，不利于后期更换物料。
Openreach宣布Gfast网络拓展计划将为用户带来330Mbps的互联网接入
如何在Proteus中创建虚拟串行接口
基于Linux系统和S3C2410X处理器实现多媒体播放系统的设计
一加5为何比荣耀9更值得期待？
不同型号的GD32 MCU如何区分？
关于STM32网络电路设计方案
腾讯将通过智维平台为广东移动建设一套一体化的服务支撑平台
PPM-T321系列溅射薄膜工程机械压力变送器技术参数
目前最不值得入手的4款华为手机，遇到时要尽量避开 都是“坑”！
石墨烯材料将助力我国芯片行业弯道超车
自卫电筒电棒制作
英伟达与鸿海在电动汽车领域有合作空间
涡轮流量计的原理及安装条件
AT89C2051微控制器控制硬件电路组成的多功能电子密码锁
如何购买一个好的连续供墨系统
QPA0812功率放大器CUSTOM MMIC
微波射频电路及系统设计研讨会 助力西部核心产业发展
科讯生物利用微流控技术布局肿瘤标志物检测赛道
北大西门人工智能产业园“中关村人工智能大模型产业集聚区”正式揭牌
2023上半年中国印制电路板进出口现状
区域1：我们称为smi接口，用于配置外部phy芯片。
区域2：是数据交换接口，也就是上面我们说的mii接口和rmii接口。
利用这些接口可以有多种不同的网络电路设计方案，这里我来总结下。
01mii接口方案
mii接口在文章《stm32网络之mii和rmii》已经详细介绍过了，从中得知，需要一个25mhz的时钟。
对于mii接口，最常用的方案是，stm32外接25mhz的晶振。
内部的pll配置hclk，提供给内核和外设等。
外部phy连接提供了25mhz的mco脚。
此方案适合stm32f107/2x7/4x7。
02rmii接口方案
rmii接口在文章《stm32网络之mii和rmii》已经详细介绍过了，从中得知，需要一个50mhz的时钟。
2.1、外部晶振（2个晶振）
这个方案需要外接连里两个晶振。
外接25mhz晶振，内部的pll配置hclk，提供给内核和外设等。
外接50mhz晶振，输出50mhz时钟，提供给mac控制器和外部phy。
此方案适合stm32f107/2x7/4x7。
2.2、外部晶振（1个晶振）
这种方案外部只需要接1个50m晶振。一个晶振同时给stm32和外部phy提供时钟，这样可以省成本。
重点：stm32f2x7不能使用这种方案，只适用于stm32f107/4x7。
大家注意上图的区别
这是因为，将hse的osc部分滤除掉，通过hse的bypass，已经将50mhz的时钟通过oscin输入到pll，再通过pll产生提供内核和外设的时钟。
2.3、需要强力phy
这个方案也使用一个25mhz的晶振，但是需要一个功能强大的phy芯片，这颗phy可以将输入的25mhz的时钟内部倍频到50mhz时钟，然后输出给stm32的mac控制模块。
外接25mhz晶振，内部的pll配置hclk，提供给内核和外设等。
stm32通过mco引脚提供25mhz时钟给外部phy。
外部phy内部生成50mhz的时钟提供给stm32的mac控制模块。
此方案适合stm32f107/2x7/4x7。
个人不建议这种方案，不利于后期更换物料。
Openreach宣布Gfast网络拓展计划将为用户带来330Mbps的互联网接入
如何在Proteus中创建虚拟串行接口
基于Linux系统和S3C2410X处理器实现多媒体播放系统的设计
一加5为何比荣耀9更值得期待？
不同型号的GD32 MCU如何区分？
关于STM32网络电路设计方案
腾讯将通过智维平台为广东移动建设一套一体化的服务支撑平台
PPM-T321系列溅射薄膜工程机械压力变送器技术参数
目前最不值得入手的4款华为手机，遇到时要尽量避开 都是“坑”！
石墨烯材料将助力我国芯片行业弯道超车
自卫电筒电棒制作
英伟达与鸿海在电动汽车领域有合作空间
涡轮流量计的原理及安装条件
AT89C2051微控制器控制硬件电路组成的多功能电子密码锁
如何购买一个好的连续供墨系统
QPA0812功率放大器CUSTOM MMIC
微波射频电路及系统设计研讨会 助力西部核心产业发展
科讯生物利用微流控技术布局肿瘤标志物检测赛道
北大西门人工智能产业园“中关村人工智能大模型产业集聚区”正式揭牌
2023上半年中国印制电路板进出口现状