xilinx fpga开发软件为ise.现在其版本更新比较快,大家现在常用的版本都在ise12.1了。
使用ise开发fpga,需要根据自己的设计内容和设计目标设置,在开发软件中设置一些参数。这些参数对成功开发可以说必不可少。
常用选项之一: keep hierachy。该参数有3个值:no、yes、soft.
在使用chipscope进行调试时,如果是采用的网表插入icon的方法的话,或者是为了便于调试,最好是保留设计的层次结构,选择yes或soft。yes与soft的区别是:
keep hierachy =yes:对debug阶段有用,xst会根据层次综合而不打破层次优化,所有寄存器名字都以名字排列,traslate通过ucf文件可以很方面地找到需要的约束对象。
keep hierachy =soft:则在综合时保持层次,在map阶段工具将打破层次关系;但instance名字还是保留。
在fpga设计原型验证阶段,选yes会提高xst的综合速度。
常用选项之二:register_duplication + max_fanout + equivalent_register_removal + resource_sharing - 允许自动复制寄存器,设置最大扇出,禁止资源共享。这4个选项是对map和par的效果影响最明显的。不同的设计,他们的选择
组合方式不尽相同。要看具体设计情况。下面是其中的一种开发策略。
当timing不满足时使用复制寄存器的方法通常能改善一些瓶颈。综合器为了节省面积而做出的某些优化可能导致对时序不利,因此关闭equivalent_register_removal和resource_sharing可能可以改善时序。
SK海力士收购英特尔NAND闪存及存储业务
如何在dart实例化类class
区块链能解决农业领域的许多问题
射频前端模组化之路怎么走?
浅谈PCB设计需要考虑多个变量的性能问题
FPGA开发要掌握的六大基础知识(3)
在CES 2018上 Navya发布纯电动汽车并具备了高阶自动驾驶能力
国内汽车发动机格局 内外兼修方能谋增长
盘点一下MLCC到底失效在了哪里
为何半导体和面板行业需要加热马甲
如何选择适合教育用途的单板计算机?
1977年IEEE代表团访华,对中国电子技术印象如何?
下雨天,高压线会漏电吗
基于总线技术和以太网改造制丝线控制系统的设计方案
大功率晶圆测试的终极解决方案
矿山人员定位系统的核心功能
联想S5手机拆机
智能手枪是否真的智能?
基于区块链ASC分布式社群生态基础设施
赛博朋克元素——斜拉桥智慧施工数字孪生