HL型栅极驱动器内部结构解析
引言：在多相电源控制器里，pwm波输出最为常见，但是hl型也使用较多，与pwm型相比，hl型控制更为独立，更为灵活，抗干扰能力也较好，唯独就是需要两个控制输出，本节简述hl型栅极驱动器。
1.驱动结构
hl型也是以半桥配置驱动两个n沟道mosfet，支持电源电压高达140v，高侧和低侧驱动器都可以用不同的接地参考来驱动mosfet，从而提供出色的噪声和瞬态抗扰性。其强大的0.8ω下拉和1.5ω上拉mosfet驱动器允许使用大栅极电容的高压mosfet。附加功能包括uvlo、ttl/cmos兼容输入、可调开启/关闭延迟和贯通保护。
图9-1：hl两态驱动典型使用样式
topin：顶侧驱动器的逻辑输入，如果topin是没有偏置或浮动的，则tg保持在低位。
botin：底部驱动器的逻辑输入，如果botin是没有偏置或浮动的，则bg保持在低位。
图9-2：hl两态栅极驱动器内部结构
hl型栅极驱动器具有两个接地参考的低电压数字信号输入，用于驱动半桥配置中的两个n沟道功率mosfet。输出bg被驱动为高或低，在bgvcc和bgrtn之间摆动，这取决于botin引脚，类似地，输出tg在bst和sw之间摆动。每个通道都由其输入引脚(topin和botin)控制，允许独立灵活地控制输出的开启和关闭状态，但不允许tg和bg输出同时变高。具有出色的噪声和瞬态抗扰性，包括开关节点(sw、bgrtn)上的大负接地差容限(−10v)，对称设计允许半桥输出是输入逻辑的反相或非反相。
图9-3：半桥驱动ic的基本连接形式
图9-3的输入和图9-1的输入有所不同，图9-3将in信号经过一个内部施密特触发器之后进行反相，in信号控制hs，/in控制ls，然后中间间隔一定的死区时间，所以这种是类似hl型的栅极驱动器。
2.驱动逻辑
hl栅极驱动器采用两个具有固定转换阈值的逻辑输入，当topin上的电压大于阈值vih(topin)时，tg被上拉到bst，使高侧mosfet导通。该mosfet将保持导通，直到topin下降到vil(topin)以下。类似地，当botin大于vih(botin)时，bg被上拉到bgvcc，使低侧mosfet导通，bg将保持高电平，直到botin下降到阈值vil(botin)以下。对应的vih和vil电压电平之间的滞后消除了由于开关转换期间的噪声而引起的错误触发，但是应注意防止噪声耦合到输入引脚(topin、botin)，特别是在高频和高电压应用中。
图9-4：两态栅极驱动器时序图
当topin/botin引脚浮动时，从topin/bontin引脚到sgnd有一个内部1000kω下拉电阻器，如果输入未被驱动，则保持tg/bg默认状态为低。pwm控制器ic可以利用topin和botin输入引脚来在开关调节器应用中执行不连续传导模式(dcm)。图9-5表示了输入和输出的逻辑关系：
图9-5：输入和输出的逻辑关系
状况a：topin走高，botin走低，botin立即将bg设置为低，允许tg在tdt之后变高。
条件b：topin变低，botin变高，topin立即将tg设置为低，允许bg在tdt之后变高。
条件c：topin上升，botin下降自身停滞时间大于tdt，因此当topin变高时，tg立即被设置为高。
条件d：topin下降和botin上升自身停滞时间大于tdt，因此当botin变高时，bg立即被设置为高。
条件e：topin高，而botin仍然高，botin压制topin上升沿，在botin变低加上tdt之后，允许tg变高。
条件f：botin高，而topin仍然高，topin压制botin上升沿，在totin变低加上tdt之后，允许bg变高。
注：tg指sw，bg指bgrtn。
此外，驱动器输出上的强下拉防止了交叉传导电流，例如，在图9-1所示的半桥配置中，当bg关闭低侧功率mosfet，tg打开高侧功率mosfet时，sw引脚上的电压可能会非常迅速地上升到vin。该高频正电压瞬态将通过低侧功率mosfet的cgd电容耦合到bg引脚。如果bg引脚没有被充分压下，bg引脚上的电压可能会上升到低侧功率mosfet的阈值电压以上，从而瞬间使其重新导通。因此，高侧和低侧mosfet都将导通，这将导致大量的交叉导通电流通过mosfet从vin流到地，从而导致相当大的功率损失并且可能损坏mosfet。因此，建议使用bg和tg引脚的短pcb迹线，以最大限度地减少寄生电感。
3.功耗
驱动器的功耗主要由外部功率mosfet的栅极电荷提供，下列公式成立：
fsw是开关频率，qghs和qgls分别是pvcc驱动电压下的高侧mosfet的栅极电荷和低侧mosfet栅极电荷。
考虑具有一个高侧mosfet(bsc50ne2ls)和一个驱动电压为5v和开关频率为500khz的低侧mosfet的降压转换器应用，功率耗散是：
驱动器本身也有少量功耗，在300khz的开关频率下，驱动器的功耗在10mw的范围内，该功耗由ipvcc_300khz乘以驱动电压(5v)得出。
layout注意事项hl栅极驱动器需要在vcc、vbst-sw和vbgvcc-bgrtn电源上进行适当的旁路，因为它具有ns级高速开关和a级大交流电流。不小心的元件放置和pcb布线可能会导致过度振铃和欠调/过调。并且pcb和功率器件封装(上下mosfet)的寄生电感会导致严重的振铃，超过器件的绝对最大额定值，优秀的布局可以帮助最大限度地减少这种不必要的影响。
1：在vcc和sgnd引脚、bgvcc和bgrtn引脚以及bst和sw引脚之间安装尽可能靠近的旁路电容器，引线应尽可能缩短，以减少引线电感。保持去耦回路(pvcc-gnd和boot-phase)尽可能短。
2：使用低电感、低阻抗接地平面来减少任何接地跌落和杂散电容，驱动器开关的峰值电流大于5a，任何显著的接地压降都会降低信号的完整性，最小化走线电感，尤其是在低阻抗线路上，所有电源走(ugate、phase、lgate、gnd、pvcc)应尽可能短且宽，phase节点也应该是短而宽的。最小化phase节点与高侧mosfet源极和低侧mosfet漏极之间的距离，以避免效率损失。
3：仔细规划电源/接地布线，了解大负载开关电流的来源和去向，为输入引脚和输出功率级保持单独的接地回路。
4：kelvin将tg引脚连接到顶部mosfet栅极，将sw引脚连接到顶级mosfet源极。kelvin将bg引脚连接到底部mosfet栅极，将bgrtn连接到底部fet的源极，保持驱动器输出引脚和负载之间的走线短而宽。
5：确保将驱动器封装背面的外露焊盘焊接到板上，如果暴露的背面和铜板之间没有良好的热接触，将导致热阻远大于封装的规定值。
6：最小化输出和输入传导的电流回路，将下部mosfet的源极连接短接至接地，尽可能靠近晶体管引脚，输入电容器(尤其是陶瓷去耦)应尽可能靠近上部mosfet的漏极和下部mosfet的源极。
为了优化散热，无论ic是否有暴露的焊盘，都应将铜皮铺满ic下方，铜区域可以延伸超过ic的底部区域和/或通过热过孔连接到埋铜平面，用于垂直散热的过孔、延伸的铜平面和用于散热的埋平面的这种组合可以实现ic全部散热能力。
5.layout示例
在图9-6中，示出了具有superso-8高侧mosfet和低侧mosfet的局部布局示例，驱动器的相位连接尽可能靠近高侧mosfet的源极，并且为了提高连接本身的可靠性和寄生电感，过孔被加倍。
vcc和pvcc的两个去耦电容，以及boot电容，都放置在驱动器所在的底部，为了与低侧mosfet具有非常好的热耦合和非常小的寄生电感，使用多个过孔将驱动器的露焊盘连接到gnd，gnd最终是低侧mosfet的源极。
图9-6：5相位电源示例
如图9-7所示，从高侧开启到高侧关闭和低侧开启的过渡时间非常小，vsw引脚的下降沿在4ns的范围内，同时完全切换高侧栅极所需的时间在6ns的范围内。由于噪声，从vsw/phase节点识别高侧mosfet关断和低侧mosfet导通之间的死区时间可能很困难，参考由低侧mosfet栅极信号在其克服1v值时给出，在这种情况下，死区时间可以估计在6ns左右。
图9-7：turn off
从低侧mosfet开启到高侧mosfet打开的转变如图9-8所示。在这种情况下，vsw/phase节点的上升沿在4ns的范围内，考虑到低侧栅极何时跨过1v阈值，死区时间的持续时间更多地在10ns的范围内。在高侧mosfet的上升沿期间，可以在低侧mosfet栅极上看到尖峰，该尖峰通常被理解为感应导通的标志(在vsw/phase节点)。大多数时候，由于封装或走线连接的寄生电感，栅极上的尖峰只不过是尖峰，换句话说，尖峰不会立即转换为在低侧mosfet的vgs上的尖峰。
图9-8：turn on
哪些企业将被列入“不可靠实体清单”?联邦快递或成为首个“幸运儿”
戴森360eye吸尘机器人评测 到底值不值得买
220vLED灯在12v电压下工作的改动方法
膨化机数据采集远程监控物联网解决方案
PCB行业中日立钻机维修实例
HL型栅极驱动器内部结构解析
混合信号系统接地揭秘之第二部分
Redmi K40系列即将首发 最高搭载高通骁龙888
BPF ring buffer解决的问题及其背后的设计
大眼橙X11投影新品发布在即，全新外观配置光学变焦镜头引人关注
办公室灯光如何选择？照明也有技巧
输电线路的特点_输电线路的等值电路
重塑科技与轻程物联网、中石化氢能源签署战略合作协议
继电器控制电路怎么样才能转换成PLC梯形图方法和步骤详细说明
怎样在FL Studio中跳动
aigo手机U盘U322：提供流畅、快速的文件传输
自行科技成功荣获第八届铃轩奖优秀奖
ARM 14nm FinFET颠簸路：或倒在低功耗上？
与电池相关的名词解释
超低成本蓝牙芯片MS1656智慧教室应用案例参考
1.驱动结构
hl型也是以半桥配置驱动两个n沟道mosfet，支持电源电压高达140v，高侧和低侧驱动器都可以用不同的接地参考来驱动mosfet，从而提供出色的噪声和瞬态抗扰性。其强大的0.8ω下拉和1.5ω上拉mosfet驱动器允许使用大栅极电容的高压mosfet。附加功能包括uvlo、ttl/cmos兼容输入、可调开启/关闭延迟和贯通保护。
图9-1：hl两态驱动典型使用样式
topin：顶侧驱动器的逻辑输入，如果topin是没有偏置或浮动的，则tg保持在低位。
botin：底部驱动器的逻辑输入，如果botin是没有偏置或浮动的，则bg保持在低位。
图9-2：hl两态栅极驱动器内部结构
hl型栅极驱动器具有两个接地参考的低电压数字信号输入，用于驱动半桥配置中的两个n沟道功率mosfet。输出bg被驱动为高或低，在bgvcc和bgrtn之间摆动，这取决于botin引脚，类似地，输出tg在bst和sw之间摆动。每个通道都由其输入引脚(topin和botin)控制，允许独立灵活地控制输出的开启和关闭状态，但不允许tg和bg输出同时变高。具有出色的噪声和瞬态抗扰性，包括开关节点(sw、bgrtn)上的大负接地差容限(−10v)，对称设计允许半桥输出是输入逻辑的反相或非反相。
图9-3：半桥驱动ic的基本连接形式
图9-3的输入和图9-1的输入有所不同，图9-3将in信号经过一个内部施密特触发器之后进行反相，in信号控制hs，/in控制ls，然后中间间隔一定的死区时间，所以这种是类似hl型的栅极驱动器。
2.驱动逻辑
hl栅极驱动器采用两个具有固定转换阈值的逻辑输入，当topin上的电压大于阈值vih(topin)时，tg被上拉到bst，使高侧mosfet导通。该mosfet将保持导通，直到topin下降到vil(topin)以下。类似地，当botin大于vih(botin)时，bg被上拉到bgvcc，使低侧mosfet导通，bg将保持高电平，直到botin下降到阈值vil(botin)以下。对应的vih和vil电压电平之间的滞后消除了由于开关转换期间的噪声而引起的错误触发，但是应注意防止噪声耦合到输入引脚(topin、botin)，特别是在高频和高电压应用中。
图9-4：两态栅极驱动器时序图
当topin/botin引脚浮动时，从topin/bontin引脚到sgnd有一个内部1000kω下拉电阻器，如果输入未被驱动，则保持tg/bg默认状态为低。pwm控制器ic可以利用topin和botin输入引脚来在开关调节器应用中执行不连续传导模式(dcm)。图9-5表示了输入和输出的逻辑关系：
图9-5：输入和输出的逻辑关系
状况a：topin走高，botin走低，botin立即将bg设置为低，允许tg在tdt之后变高。
条件b：topin变低，botin变高，topin立即将tg设置为低，允许bg在tdt之后变高。
条件c：topin上升，botin下降自身停滞时间大于tdt，因此当topin变高时，tg立即被设置为高。
条件d：topin下降和botin上升自身停滞时间大于tdt，因此当botin变高时，bg立即被设置为高。
条件e：topin高，而botin仍然高，botin压制topin上升沿，在botin变低加上tdt之后，允许tg变高。
条件f：botin高，而topin仍然高，topin压制botin上升沿，在totin变低加上tdt之后，允许bg变高。
注：tg指sw，bg指bgrtn。
此外，驱动器输出上的强下拉防止了交叉传导电流，例如，在图9-1所示的半桥配置中，当bg关闭低侧功率mosfet，tg打开高侧功率mosfet时，sw引脚上的电压可能会非常迅速地上升到vin。该高频正电压瞬态将通过低侧功率mosfet的cgd电容耦合到bg引脚。如果bg引脚没有被充分压下，bg引脚上的电压可能会上升到低侧功率mosfet的阈值电压以上，从而瞬间使其重新导通。因此，高侧和低侧mosfet都将导通，这将导致大量的交叉导通电流通过mosfet从vin流到地，从而导致相当大的功率损失并且可能损坏mosfet。因此，建议使用bg和tg引脚的短pcb迹线，以最大限度地减少寄生电感。
3.功耗
驱动器的功耗主要由外部功率mosfet的栅极电荷提供，下列公式成立：
fsw是开关频率，qghs和qgls分别是pvcc驱动电压下的高侧mosfet的栅极电荷和低侧mosfet栅极电荷。
考虑具有一个高侧mosfet(bsc50ne2ls)和一个驱动电压为5v和开关频率为500khz的低侧mosfet的降压转换器应用，功率耗散是：
驱动器本身也有少量功耗，在300khz的开关频率下，驱动器的功耗在10mw的范围内，该功耗由ipvcc_300khz乘以驱动电压(5v)得出。
layout注意事项hl栅极驱动器需要在vcc、vbst-sw和vbgvcc-bgrtn电源上进行适当的旁路，因为它具有ns级高速开关和a级大交流电流。不小心的元件放置和pcb布线可能会导致过度振铃和欠调/过调。并且pcb和功率器件封装(上下mosfet)的寄生电感会导致严重的振铃，超过器件的绝对最大额定值，优秀的布局可以帮助最大限度地减少这种不必要的影响。
1：在vcc和sgnd引脚、bgvcc和bgrtn引脚以及bst和sw引脚之间安装尽可能靠近的旁路电容器，引线应尽可能缩短，以减少引线电感。保持去耦回路(pvcc-gnd和boot-phase)尽可能短。
2：使用低电感、低阻抗接地平面来减少任何接地跌落和杂散电容，驱动器开关的峰值电流大于5a，任何显著的接地压降都会降低信号的完整性，最小化走线电感，尤其是在低阻抗线路上，所有电源走(ugate、phase、lgate、gnd、pvcc)应尽可能短且宽，phase节点也应该是短而宽的。最小化phase节点与高侧mosfet源极和低侧mosfet漏极之间的距离，以避免效率损失。
3：仔细规划电源/接地布线，了解大负载开关电流的来源和去向，为输入引脚和输出功率级保持单独的接地回路。
4：kelvin将tg引脚连接到顶部mosfet栅极，将sw引脚连接到顶级mosfet源极。kelvin将bg引脚连接到底部mosfet栅极，将bgrtn连接到底部fet的源极，保持驱动器输出引脚和负载之间的走线短而宽。
5：确保将驱动器封装背面的外露焊盘焊接到板上，如果暴露的背面和铜板之间没有良好的热接触，将导致热阻远大于封装的规定值。
6：最小化输出和输入传导的电流回路，将下部mosfet的源极连接短接至接地，尽可能靠近晶体管引脚，输入电容器(尤其是陶瓷去耦)应尽可能靠近上部mosfet的漏极和下部mosfet的源极。
为了优化散热，无论ic是否有暴露的焊盘，都应将铜皮铺满ic下方，铜区域可以延伸超过ic的底部区域和/或通过热过孔连接到埋铜平面，用于垂直散热的过孔、延伸的铜平面和用于散热的埋平面的这种组合可以实现ic全部散热能力。
5.layout示例
在图9-6中，示出了具有superso-8高侧mosfet和低侧mosfet的局部布局示例，驱动器的相位连接尽可能靠近高侧mosfet的源极，并且为了提高连接本身的可靠性和寄生电感，过孔被加倍。
vcc和pvcc的两个去耦电容，以及boot电容，都放置在驱动器所在的底部，为了与低侧mosfet具有非常好的热耦合和非常小的寄生电感，使用多个过孔将驱动器的露焊盘连接到gnd，gnd最终是低侧mosfet的源极。
图9-6：5相位电源示例
如图9-7所示，从高侧开启到高侧关闭和低侧开启的过渡时间非常小，vsw引脚的下降沿在4ns的范围内，同时完全切换高侧栅极所需的时间在6ns的范围内。由于噪声，从vsw/phase节点识别高侧mosfet关断和低侧mosfet导通之间的死区时间可能很困难，参考由低侧mosfet栅极信号在其克服1v值时给出，在这种情况下，死区时间可以估计在6ns左右。
图9-7：turn off
从低侧mosfet开启到高侧mosfet打开的转变如图9-8所示。在这种情况下，vsw/phase节点的上升沿在4ns的范围内，考虑到低侧栅极何时跨过1v阈值，死区时间的持续时间更多地在10ns的范围内。在高侧mosfet的上升沿期间，可以在低侧mosfet栅极上看到尖峰，该尖峰通常被理解为感应导通的标志(在vsw/phase节点)。大多数时候，由于封装或走线连接的寄生电感，栅极上的尖峰只不过是尖峰，换句话说，尖峰不会立即转换为在低侧mosfet的vgs上的尖峰。
图9-8：turn on
哪些企业将被列入“不可靠实体清单”?联邦快递或成为首个“幸运儿”
戴森360eye吸尘机器人评测 到底值不值得买
220vLED灯在12v电压下工作的改动方法
膨化机数据采集远程监控物联网解决方案
PCB行业中日立钻机维修实例
HL型栅极驱动器内部结构解析
混合信号系统接地揭秘之第二部分
Redmi K40系列即将首发 最高搭载高通骁龙888
BPF ring buffer解决的问题及其背后的设计
大眼橙X11投影新品发布在即，全新外观配置光学变焦镜头引人关注
办公室灯光如何选择？照明也有技巧
输电线路的特点_输电线路的等值电路
重塑科技与轻程物联网、中石化氢能源签署战略合作协议
继电器控制电路怎么样才能转换成PLC梯形图方法和步骤详细说明
怎样在FL Studio中跳动
aigo手机U盘U322：提供流畅、快速的文件传输
自行科技成功荣获第八届铃轩奖优秀奖
ARM 14nm FinFET颠簸路：或倒在低功耗上？
与电池相关的名词解释
超低成本蓝牙芯片MS1656智慧教室应用案例参考