常规元件封裝及基本脚位
元件按电气性能分类为:电阻,电容(有极性,无极性),电感,晶体管(二极管,三极管),集成电路ic,端口(输入输出端口,连接器,插槽),开关系列,晶振,other(显示器件,蜂鸣器,传感器,扬声器,受话器)
1.电阻: i.直插式 [1/20w 1/16w 1/10w 1/8w 1/4w]
ii.贴片式 [0201 0402 0603 0805 1206]
iii.整合式 [0402 0603 4合一或8合一排阻]
iiii.可调式[vr1~vr5]
2.电容: i.无极性电容[0402 0603 0805 1206 1210 1812 2225]
ii.有极性电容 分两种:
电解电容 [一般为铝电解电容,分为dip与smd两种]
钽电容 [为smd型: a type (3216 10v) b type (3528 16v) c type (6032 25v) d type (7343 35v)]
3.电感: i.dip型电感
ii.smd型电感
4.晶体管: i.二极管[1n4148 (小功率) 1n4007(大功率) 发光二极管 (都分为smd dip两大类)]
ii.三极管 [sot23 sot223 sot252 sot263]
5.端口: i.输入输出端口[audio kb/ms(组合与分立) lan com(db-9) rgb(db-15) lpt dvi usb(常规,微型) tuner(高频头) game 1394 sata power_jack等]
ii.排针[单排 双排 (分不同间距,不同针脚类型,不同角度)过 ide fdd,与其它各类连接排线.
iii.插槽 [ddr (ddr分为smd与dip两类) cpu座 pcie pci cnr sd md cf agp pcmcia]
6.开关:i.按键式
ii.点按式
iii.拔动式
iiii.其它类型
7.晶振: i.有源晶振 (分为dip与smd两种包装，一個電源pin，一個gnd pin,一個訊號pin)
ii.无源晶振(分为四种包装,只有接兩個訊號pin，另有外売接gnd)
8.集成电路ic:
i.dip(dual in-line package)：双列直插封装。 & sip(single inline package)：单列直插封装
ii.soj (small out-line j-leaded package)：j形引线小外形封装。 & sop (small out-line package)：小外形封装。
iii.qfp (quad flat package)：方形扁平封装。
iiii.plcc(plastic leaded chip carrier)：有引线塑料芯片栽体。
iv.pga(ceramic pin grid arrau package)插针网格阵列封装技术
iv.bga (ball grid array)：球栅阵列，面阵列封装的一种。
others: cob(chip on board)：板上芯片封装。flip-chip：倒装焊芯片。
9.others
b: pin的分辨与定义
1.二极管 & 有极性电容: (正负极 ac pn)
2.三极管 (bce gds aca aio)
3.排阻 & 排容 [13572468 12345678]
4.排针 [主要分两种:1357.... 2468... 12345678...]
5.集成电路:集成电路的封装大都是对称式的,如果不在集成电路封装上设立pin识别标示,则非常容易错接,反接等差错,使産品设计失败.
此項技能考核參考說明：
技能要求：b級b項 基本熟悉各種元件封裝以及基本腳位定義等
考題要求：
1. 說明十個各不相同元件的名稱與特點，由考核者在公司電腦中抓取
2. 新建一個線路圖，抓取十個有特殊腳位定義封裝，更改pin定義與pin連接訊號後，請考核者check並改爲正確定義。
考核標准：
1. 按考核題目要求抓取十個各不相同元件，要求全部正確，如對所抓元件有疑問可另行說明，如所抓取元件錯誤，此項不通過(元件抓取錯誤但有說明合理原因除外)
2. 按考核題目要求對十個pin定義錯誤元件進行更改，如對元件pin定義有疑問可另行說膽，如更改後pin定義還是錯誤，此項不通過(更改後pin定義錯誤, 但有說明合理原因除外)
說明：抓取正確的元件封裝與新建元件同樣重要，故不允許出錯。如說明原因不容易界定者可安排重考。
附1: 集成电路封装说明:
dip封装
dip封装(dual in-line package)，也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。dip封装的ic芯片有两排引脚，需要插入到具有dip结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。dip封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。dip封装结构形式有：多层陶瓷双列直插式dip，单层陶瓷双列直插式dip，引线框架式dip(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。
dip封装具有以下特点：
1.适合在pcb(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大
qfp封装
中文含义叫方型扁平式封装技术(plastic quad flat pockage)，该技术实现的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。该技术封装ic时操作方便，可靠性高;而且其封装外形尺寸较小，寄生参数减小，适合高频应用;该技术主要适合用smt表面安装技术在pcb上安装布线
pga封装
中文含义叫插针网格阵列封装技术(ceramic pin grid arrau package)，由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的pga插座。该技术一般用于插拔操作比较频繁的场合之下
bga封装
bga技术(ball grid array package)即球栅阵列封装技术。该技术的出现便成为cpu、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但bga封装占用基板的面积比较大。虽然该技术的i/o引脚数增多，但引脚之间的距离远大于qfp，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性;并且由该技术实现的封装ic信号传输延迟小，适应频率可以提高很大。
bga封装具有以下特点：
1.i/o引脚数虽然增多，但引脚之间的距离远大于qfp封装方式，提高了成品率
2.虽然bga的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能
3.信号传输延迟小，适应频率大大提高
4.组装可用共面焊接，可靠性大大提高
学习嵌入式系统C语言编程的关键点
NI收购SET GmbH，加速功率半导体和航空航天测试系统的开发
哪些因素对会影响到企业制定自己的融合CDN战略
USB接口是如何进行通信的？
太火爆！iQOO 7京东商城销量榜位列第一
常规元件封裝及基本脚位
预警地震发生和检测地震强度的传感器
MTM400 MPEG传送流监视器上新增加高性能的RF测量接
摄像机的图像传感器模块电路图分析
半导体板块正成为当下科创板最“吃香”的赛道
未来是智能机器人取代智能音箱 还是两者共同发展暂时未可知
提供真正图形性能的移动平台GPU
VR交互技术浅析 为何头部追踪加体感才是王道？
DARPA耗资20亿美元的AI Next计划，究竟怎么样了？
工业机器人在工业生产中的实际用法（动图）
Redmi首款曲面屏体验小金刚正式发布 由TCL华星倾力打造
12位65Msps、单通道ADC GAD2228兼容LTC2228用于光谱分析
如何为支持UWB的设备获得FiRa认证
SRT医用口罩合成血液穿透测试仪的正确试验操作
在为工业应用选择闪存设备时提出正确的问题
1.电阻: i.直插式 [1/20w 1/16w 1/10w 1/8w 1/4w]
ii.贴片式 [0201 0402 0603 0805 1206]
iii.整合式 [0402 0603 4合一或8合一排阻]
iiii.可调式[vr1~vr5]
2.电容: i.无极性电容[0402 0603 0805 1206 1210 1812 2225]
ii.有极性电容 分两种:
电解电容 [一般为铝电解电容,分为dip与smd两种]
钽电容 [为smd型: a type (3216 10v) b type (3528 16v) c type (6032 25v) d type (7343 35v)]
3.电感: i.dip型电感
ii.smd型电感
4.晶体管: i.二极管[1n4148 (小功率) 1n4007(大功率) 发光二极管 (都分为smd dip两大类)]
ii.三极管 [sot23 sot223 sot252 sot263]
5.端口: i.输入输出端口[audio kb/ms(组合与分立) lan com(db-9) rgb(db-15) lpt dvi usb(常规,微型) tuner(高频头) game 1394 sata power_jack等]
ii.排针[单排 双排 (分不同间距,不同针脚类型,不同角度)过 ide fdd,与其它各类连接排线.
iii.插槽 [ddr (ddr分为smd与dip两类) cpu座 pcie pci cnr sd md cf agp pcmcia]
6.开关:i.按键式
ii.点按式
iii.拔动式
iiii.其它类型
7.晶振: i.有源晶振 (分为dip与smd两种包装，一個電源pin，一個gnd pin,一個訊號pin)
ii.无源晶振(分为四种包装,只有接兩個訊號pin，另有外売接gnd)
8.集成电路ic:
i.dip(dual in-line package)：双列直插封装。 & sip(single inline package)：单列直插封装
ii.soj (small out-line j-leaded package)：j形引线小外形封装。 & sop (small out-line package)：小外形封装。
iii.qfp (quad flat package)：方形扁平封装。
iiii.plcc(plastic leaded chip carrier)：有引线塑料芯片栽体。
iv.pga(ceramic pin grid arrau package)插针网格阵列封装技术
iv.bga (ball grid array)：球栅阵列，面阵列封装的一种。
others: cob(chip on board)：板上芯片封装。flip-chip：倒装焊芯片。
9.others
b: pin的分辨与定义
1.二极管 & 有极性电容: (正负极 ac pn)
2.三极管 (bce gds aca aio)
3.排阻 & 排容 [13572468 12345678]
4.排针 [主要分两种:1357.... 2468... 12345678...]
5.集成电路:集成电路的封装大都是对称式的,如果不在集成电路封装上设立pin识别标示,则非常容易错接,反接等差错,使産品设计失败.
此項技能考核參考說明：
技能要求：b級b項 基本熟悉各種元件封裝以及基本腳位定義等
考題要求：
1. 說明十個各不相同元件的名稱與特點，由考核者在公司電腦中抓取
2. 新建一個線路圖，抓取十個有特殊腳位定義封裝，更改pin定義與pin連接訊號後，請考核者check並改爲正確定義。
考核標准：
1. 按考核題目要求抓取十個各不相同元件，要求全部正確，如對所抓元件有疑問可另行說明，如所抓取元件錯誤，此項不通過(元件抓取錯誤但有說明合理原因除外)
2. 按考核題目要求對十個pin定義錯誤元件進行更改，如對元件pin定義有疑問可另行說膽，如更改後pin定義還是錯誤，此項不通過(更改後pin定義錯誤, 但有說明合理原因除外)
說明：抓取正確的元件封裝與新建元件同樣重要，故不允許出錯。如說明原因不容易界定者可安排重考。
附1: 集成电路封装说明:
dip封装
dip封装(dual in-line package)，也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。dip封装的ic芯片有两排引脚，需要插入到具有dip结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。dip封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。dip封装结构形式有：多层陶瓷双列直插式dip，单层陶瓷双列直插式dip，引线框架式dip(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)等。
dip封装具有以下特点：
1.适合在pcb(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大
qfp封装
中文含义叫方型扁平式封装技术(plastic quad flat pockage)，该技术实现的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。该技术封装ic时操作方便，可靠性高;而且其封装外形尺寸较小，寄生参数减小，适合高频应用;该技术主要适合用smt表面安装技术在pcb上安装布线
pga封装
中文含义叫插针网格阵列封装技术(ceramic pin grid arrau package)，由这种技术封装的芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的pga插座。该技术一般用于插拔操作比较频繁的场合之下
bga封装
bga技术(ball grid array package)即球栅阵列封装技术。该技术的出现便成为cpu、主板南、北桥芯片等高密度、高性能、多引脚封装的最佳选择。但bga封装占用基板的面积比较大。虽然该技术的i/o引脚数增多，但引脚之间的距离远大于qfp，从而提高了组装成品率。而且该技术采用了可控塌陷芯片法焊接，从而可以改善它的电热性能。另外该技术的组装可用共面焊接，从而能大大提高封装的可靠性;并且由该技术实现的封装ic信号传输延迟小，适应频率可以提高很大。
bga封装具有以下特点：
1.i/o引脚数虽然增多，但引脚之间的距离远大于qfp封装方式，提高了成品率
2.虽然bga的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能
3.信号传输延迟小，适应频率大大提高
4.组装可用共面焊接，可靠性大大提高
学习嵌入式系统C语言编程的关键点
NI收购SET GmbH，加速功率半导体和航空航天测试系统的开发
哪些因素对会影响到企业制定自己的融合CDN战略
USB接口是如何进行通信的？
太火爆！iQOO 7京东商城销量榜位列第一
常规元件封裝及基本脚位
预警地震发生和检测地震强度的传感器
MTM400 MPEG传送流监视器上新增加高性能的RF测量接
摄像机的图像传感器模块电路图分析
半导体板块正成为当下科创板最“吃香”的赛道
未来是智能机器人取代智能音箱 还是两者共同发展暂时未可知
提供真正图形性能的移动平台GPU
VR交互技术浅析 为何头部追踪加体感才是王道？
DARPA耗资20亿美元的AI Next计划，究竟怎么样了？
工业机器人在工业生产中的实际用法（动图）
Redmi首款曲面屏体验小金刚正式发布 由TCL华星倾力打造
12位65Msps、单通道ADC GAD2228兼容LTC2228用于光谱分析
如何为支持UWB的设备获得FiRa认证
SRT医用口罩合成血液穿透测试仪的正确试验操作
在为工业应用选择闪存设备时提出正确的问题