HV SJ MOSFET工作在第三象限时电流路径探究
引 言
相信各位工程师在日常的电源设计中，当面对zvs的场景时，经常会有如下的困惑：比如大名鼎鼎的llc，工作在死区时，mosfet 寄生二极管续流，当完成了对结电容的充放电之后，再打开mosfet以降低器件的损耗。
细心的工程师可能就会发现一个有趣的问题，我们这里拿ipw60r024cfd7举例说明，假设死区时刻，流过二极管的电流为50a (125℃结温），那么此刻mosfet源漏极压降vsd=0.96v；（如下图所示）
当死区结束，给到驱动信号，打开mosfet，假设电流完全流过沟道，那么此刻vsd=50*0.024*1.9=2.28v。（备注：1.9为125℃下电阻标准化比率）
这时候您可能心里就要犯嘀咕了：打开了mosfet后，导通损耗反而变大了？电流到底是走沟道还是体二极管？如果损耗变大了那么我还需要打开mosfet吗？
带着以上疑问，我们来细细的品一下hv sj mosfet的一些小知识吧！
2
hv sj mosfet小知识
sj mosfet的剖面图如下所示：在这个结构中，我们可以看到三个器件模型：
1.nmos 导电沟道
2.寄生npn三极管（bjt）
3.寄生pin二极管
以上2种寄生结构分别对mosfet器件的物理参数有着如下的限制：
1.寄生bjt : 限制mosfet器件dvds/dt能力，寄生bjt导通条件约为dvds/dt > vbe(bjt)/(rp+ * cdb)，硬开关场景需要考虑该因素；
2.寄生体二极管 : 限制moseft器件di/dt反向恢复能力(qrr)，硬开关场景需要考虑该因素。
当mosfet工作在开关状态时，处于线性工作区，其物理特性为等效电阻，（如下图所示），二极管i-v曲线大家都耳熟能详，那么当二者同时导通电流时，会是怎样？简单的几何相加吗？
3
探究mosfet在第三象限的工作
根据常识我们知道，对于一个给定的mosfet，其导通电流的能力，宏观上，与驱动电压大小，mosfet结温都有着密切联系。那么当mosfet工作在第三象限是否还有类似的关系呢？我们这里采用控制变量法，通过仿真来一探究竟：
首先我们看同一结温（25℃）下，不同的驱动电压i-v曲线：
由上仿真结果图我们可以总结出：
1.vgsvgs（miller）时，沟道打开，mosfet iv曲线在小电流下表现为纯阻性（i-v曲线呈现线性关系），在大电流下表现为沟道、寄生体二极管二者共同作用（i-v曲线呈现非线性关系）；
3.在大电流场景下，vgs电压越高，mosfet器件呈现阻性（i-v曲线斜率）越大。
其次，我们再看一下不同结温下 mosfet i-v曲线，有如下结论：
1.vgs沟道尚未打开，结温越高，寄生体二极管导通阈值电压越低，电阻率越低（二极管特性）；
2.vgs>vgs(miller)时，沟道打开，小电流下，结温越高，器件电阻率越高；大电流下，结温越高，器件的电阻率越低。
mosfet器件沟道本身为少子（电子）导电，其温度越高，电子迁移率越低，因此阻性越大；pin二极管、bjt 均为双极型载流子器件，其电导调制效应起主导作用，因此电流越大，阻性越低；温度越高，（电导调制效应越强，载流子浓度越高）阻性越小。
4
微观世界的神秘风采
好奇的工程师朋友们肯定想知道：在微观世界下，是什么之间的相互作用，导致了上述的结果呢？我们在这里抛砖引玉，尝试性的扒开微观世界的面纱，一瞥其神秘风采：
1.当vgs=0时， p、n、n+ 掺杂层形成pin二极管的结构，在外加电场的作用下，电子源源不断的通过电源负极，注入到n+层，n层，使得轻掺杂的n层载流子浓度以非线性的形式快速提高，大大提高了通流能力；空穴同理。
2.n+、p+、n掺杂层形成npn bjt结构，变化的电场改变电子移动方向、速度（电流方向、大小），当电子（位移电流）流过p+层（等效电阻）以及p+层与衬底等效电容的产生的压降>bjt的开通阈值电压vʙᴇ时，（即当外加电场变化率dvds/dt > vbe(bjt)/(rᴘ+ * cdb)时，）bjt导通。
3.当vgs > vgs(miller)时，p+层足够多的电子被吸附到栅氧层表面，形成导电沟道，此时mosfet沟道导通：
1）当电流较小时，mosfet vsd两端管压降 二极管开通阈值，二极管参与导通：pin结构二极管内部电子空穴对均参与导电。由于gate-souce正电压的存在，将会捕获pin结构二极管部分自由移动的电子空穴对，进而呈现出vgs电压越高，电阻率越大的结果。当在导电沟道内的电子移动速率、数量与pin二极管的电子空穴对移动速率、数量达到动态平衡时，器件进入稳态。
通过以上的分析，我们知道了mosfet器件工作于第三象限时，电流路径不是简单的加和，是沟道跟寄生结构的共同作用效果。
5
能效非凡，低碳未来
既然是这样，那么为什么我们在器件处于第三象限时，我们还要打开驱动，让沟道也参与导电呢？（此刻的阻抗明显更大了）
答案是这样的：mosfet寄生的结构虽然可以大大的降低导通阻抗，但是由于电导调制效应的存在，使得载流子复合消失过程时间大大增加，进而导致严重的关断损耗。在实际的电路设计中，需要权衡开关损耗、导通损耗，折衷处理。通常，对于硅基 mosfet来讲，导通损耗与关断损耗会控制在一个数量级上。在如今的电源产品中，开关频率已经从几十khz覆盖到几个mhz，即使是zvs的拓扑结构（比如llc），由于关断损耗的存在，也需要完全打开沟道，使得尽可能多的电流流经沟道，这样在关断时有，pin结构二极管内载流子可以更快的复合消失，以减小器件关断损耗(qrr)。
好消息是伴随着infineon coolgan器件的出现，gan器件由于其材料特性（关断损耗极小）、结构特性（不存在寄生二极管），在zvs的拓扑（比如llc），可以在不牺牲效率的前提下大幅提升开关频率，将电源产品的功率密度、效率，往前推进一个新的时代。
组装式大电流功率电感—WPZ系列发布技术选型和方案应用
硬件iBeacon是什么？10款IBEACON硬件如何挑选？
专访眼神科技周军：多模态为何是生物识别必然趋势？
工业 CPE 双频网关在工业物联网中的应用优势
CS光纤跳线之200G/400G新一代数据中心升级方案
HV SJ MOSFET工作在第三象限时电流路径探究
阻容降压原理及电路
以太坊2.0阶段0将于2020年第一季度启动阶段1和阶段2并同时推出
AI 2.0发酵：华硕抢进 明年迎爆发式成长
能源行业不待见，微电网储能应用开辟新市场
OLED显示技术布局大世代产线
5G来临 对于Massive MIMO的优化思路探讨
大数据产业迎来新机遇，“四驱”推动大数据产业发展
捷豹路虎正在开发3D平视显示系统
良心对比！iPhone7 Plus和小米MIX同样角度落地，哪个摔得更厉害
华为发布首款NFC移动路由器，支持断网自动切换
【出海日系列活动】谷歌开发者社区 | 杭州站报名启动！亮点抢先看
RS485集线器工作原理是什么？RS485集线器具有什么功能？
农业或将成为未来机器人产业落地的领域
雷达水位计比测分析
相信各位工程师在日常的电源设计中，当面对zvs的场景时，经常会有如下的困惑：比如大名鼎鼎的llc，工作在死区时，mosfet 寄生二极管续流，当完成了对结电容的充放电之后，再打开mosfet以降低器件的损耗。
细心的工程师可能就会发现一个有趣的问题，我们这里拿ipw60r024cfd7举例说明，假设死区时刻，流过二极管的电流为50a (125℃结温），那么此刻mosfet源漏极压降vsd=0.96v；（如下图所示）
当死区结束，给到驱动信号，打开mosfet，假设电流完全流过沟道，那么此刻vsd=50*0.024*1.9=2.28v。（备注：1.9为125℃下电阻标准化比率）
这时候您可能心里就要犯嘀咕了：打开了mosfet后，导通损耗反而变大了？电流到底是走沟道还是体二极管？如果损耗变大了那么我还需要打开mosfet吗？
带着以上疑问，我们来细细的品一下hv sj mosfet的一些小知识吧！
2
hv sj mosfet小知识
sj mosfet的剖面图如下所示：在这个结构中，我们可以看到三个器件模型：
1.nmos 导电沟道
2.寄生npn三极管（bjt）
3.寄生pin二极管
以上2种寄生结构分别对mosfet器件的物理参数有着如下的限制：
1.寄生bjt : 限制mosfet器件dvds/dt能力，寄生bjt导通条件约为dvds/dt > vbe(bjt)/(rp+ * cdb)，硬开关场景需要考虑该因素；
2.寄生体二极管 : 限制moseft器件di/dt反向恢复能力(qrr)，硬开关场景需要考虑该因素。
当mosfet工作在开关状态时，处于线性工作区，其物理特性为等效电阻，（如下图所示），二极管i-v曲线大家都耳熟能详，那么当二者同时导通电流时，会是怎样？简单的几何相加吗？
3
探究mosfet在第三象限的工作
根据常识我们知道，对于一个给定的mosfet，其导通电流的能力，宏观上，与驱动电压大小，mosfet结温都有着密切联系。那么当mosfet工作在第三象限是否还有类似的关系呢？我们这里采用控制变量法，通过仿真来一探究竟：
首先我们看同一结温（25℃）下，不同的驱动电压i-v曲线：
由上仿真结果图我们可以总结出：
1.vgsvgs（miller）时，沟道打开，mosfet iv曲线在小电流下表现为纯阻性（i-v曲线呈现线性关系），在大电流下表现为沟道、寄生体二极管二者共同作用（i-v曲线呈现非线性关系）；
3.在大电流场景下，vgs电压越高，mosfet器件呈现阻性（i-v曲线斜率）越大。
其次，我们再看一下不同结温下 mosfet i-v曲线，有如下结论：
1.vgs沟道尚未打开，结温越高，寄生体二极管导通阈值电压越低，电阻率越低（二极管特性）；
2.vgs>vgs(miller)时，沟道打开，小电流下，结温越高，器件电阻率越高；大电流下，结温越高，器件的电阻率越低。
mosfet器件沟道本身为少子（电子）导电，其温度越高，电子迁移率越低，因此阻性越大；pin二极管、bjt 均为双极型载流子器件，其电导调制效应起主导作用，因此电流越大，阻性越低；温度越高，（电导调制效应越强，载流子浓度越高）阻性越小。
4
微观世界的神秘风采
好奇的工程师朋友们肯定想知道：在微观世界下，是什么之间的相互作用，导致了上述的结果呢？我们在这里抛砖引玉，尝试性的扒开微观世界的面纱，一瞥其神秘风采：
1.当vgs=0时， p、n、n+ 掺杂层形成pin二极管的结构，在外加电场的作用下，电子源源不断的通过电源负极，注入到n+层，n层，使得轻掺杂的n层载流子浓度以非线性的形式快速提高，大大提高了通流能力；空穴同理。
2.n+、p+、n掺杂层形成npn bjt结构，变化的电场改变电子移动方向、速度（电流方向、大小），当电子（位移电流）流过p+层（等效电阻）以及p+层与衬底等效电容的产生的压降>bjt的开通阈值电压vʙᴇ时，（即当外加电场变化率dvds/dt > vbe(bjt)/(rᴘ+ * cdb)时，）bjt导通。
3.当vgs > vgs(miller)时，p+层足够多的电子被吸附到栅氧层表面，形成导电沟道，此时mosfet沟道导通：
1）当电流较小时，mosfet vsd两端管压降 二极管开通阈值，二极管参与导通：pin结构二极管内部电子空穴对均参与导电。由于gate-souce正电压的存在，将会捕获pin结构二极管部分自由移动的电子空穴对，进而呈现出vgs电压越高，电阻率越大的结果。当在导电沟道内的电子移动速率、数量与pin二极管的电子空穴对移动速率、数量达到动态平衡时，器件进入稳态。
通过以上的分析，我们知道了mosfet器件工作于第三象限时，电流路径不是简单的加和，是沟道跟寄生结构的共同作用效果。
5
能效非凡，低碳未来
既然是这样，那么为什么我们在器件处于第三象限时，我们还要打开驱动，让沟道也参与导电呢？（此刻的阻抗明显更大了）
答案是这样的：mosfet寄生的结构虽然可以大大的降低导通阻抗，但是由于电导调制效应的存在，使得载流子复合消失过程时间大大增加，进而导致严重的关断损耗。在实际的电路设计中，需要权衡开关损耗、导通损耗，折衷处理。通常，对于硅基 mosfet来讲，导通损耗与关断损耗会控制在一个数量级上。在如今的电源产品中，开关频率已经从几十khz覆盖到几个mhz，即使是zvs的拓扑结构（比如llc），由于关断损耗的存在，也需要完全打开沟道，使得尽可能多的电流流经沟道，这样在关断时有，pin结构二极管内载流子可以更快的复合消失，以减小器件关断损耗(qrr)。
好消息是伴随着infineon coolgan器件的出现，gan器件由于其材料特性（关断损耗极小）、结构特性（不存在寄生二极管），在zvs的拓扑（比如llc），可以在不牺牲效率的前提下大幅提升开关频率，将电源产品的功率密度、效率，往前推进一个新的时代。
组装式大电流功率电感—WPZ系列发布技术选型和方案应用
硬件iBeacon是什么？10款IBEACON硬件如何挑选？
专访眼神科技周军：多模态为何是生物识别必然趋势？
工业 CPE 双频网关在工业物联网中的应用优势
CS光纤跳线之200G/400G新一代数据中心升级方案
HV SJ MOSFET工作在第三象限时电流路径探究
阻容降压原理及电路
以太坊2.0阶段0将于2020年第一季度启动阶段1和阶段2并同时推出
AI 2.0发酵：华硕抢进 明年迎爆发式成长
能源行业不待见，微电网储能应用开辟新市场
OLED显示技术布局大世代产线
5G来临 对于Massive MIMO的优化思路探讨
大数据产业迎来新机遇，“四驱”推动大数据产业发展
捷豹路虎正在开发3D平视显示系统
良心对比！iPhone7 Plus和小米MIX同样角度落地，哪个摔得更厉害
华为发布首款NFC移动路由器，支持断网自动切换
【出海日系列活动】谷歌开发者社区 | 杭州站报名启动！亮点抢先看
RS485集线器工作原理是什么？RS485集线器具有什么功能？
农业或将成为未来机器人产业落地的领域
雷达水位计比测分析