基于FPGA的ADS8341控制器设计
0 引言
在现代电子技术应用领域，a／d转换器是模拟信号转换数字信号的中介，数据采集系统中，一般由单片机或其他微控制器对高精度a／d转换器进行控制，通常采用软件模拟a／d转换器时序的方法，增加了cpu的负担，降低了cpu的工作效率，现场可编程门阵列fpga(field programmable gatearray)的高集成度和高速特性，使之相对于单片机和微控制器更适合用于高速a／d器件的采样控制。
另外，在电磁干扰较大的环境中，单片机会出现程序跑飞的问题，在利用看门狗复位的过程中，对采集的数据流而言，会存在数据的丢失问题。相对的，触发沿或电平控制的fpga，通过设计可靠的驱动，系统采集数据更为可靠。 本文是以一个3通道低频小型数据记录仪为研究背景，设计了以actel公司fpga为控制器的系统，对串行输出a／d转换器ads8341进行控制，提高了系统集成度和稳定性。
1 ads8341功能介绍
ads8341是burr brown公司推出的一款低功耗，高性能的4通道，16位a／d转换器，其串行接口降低了系统开发的成本，ssop-16的小体积封装适合微型设备使用。1．1 ads8341的功能ch0～ch3：4个通道为模拟输入端，可以设置为单通道输入方式，也可以构成ch0-ch1，ch2-ch3，两组差分输入。
ads8341的控制字为8位，s为起始标志位，a2，a1，a0控制通道选择，可以提供单通道或差分输入方式不同通道选择。*****高电平为单通道输入方式，pd1，pd0为电源控制模式位，若为“11”，电源始终处于开启模式。ads8341转换的基本时序如图1所示。
由图1可以看出，ads8341完成一次转换需要24个dclk时钟，其中在前8个时钟的上升沿，din控制字输入，控制字输入完成后，在dclk的上升沿时刻，busy信号输出一个高电平，在这个时钟的下降沿，转换数据按位输出。经过一次完整的转换后，在第25个时钟上升沿，din可以再次输入控制字高位，保证了当dclk外部时钟取得最高频率2．4 mhz时，a／d转换器的频率达到最高100 ksa／s。
2 基于fpga的ads8341控制器设计
本记录仪系统记录采集信号的频率范围500hz以下，在系统实际应用中，对被测信号采用过采样方式，采样频率为被采集信号频率的5～10倍。系统采用a／d转换器3通道快速循环采样，近似实现了通道同步采样，是一种准同步采样的方式。经过72个dclk周期，实现了ch0～ch2通道的顺序切换，当a／d转换器以最大采样频率100 ksa／s工作时，记录仪系统采样的频率相当于单通道频率的1／3，通道1与通道3之间同步误差最大为48clk，如图2所示，最小误差时间约为
系统采用了基于flash架构的actel公司proasic3系列a3p100，使用libero集成开发环境，fpga的a／d控制模块主要包含以下功能：
●时钟控制器 记录仪系统fpga的外部时钟频率为48 mpa，对系统时钟20分频得到时钟dclk即可提供a／d转换器的最大工作时钟。另外通过逻辑控制，时钟控制器提供几个低于2．4 mhz的时钟频率，系统可以选择更低的采样频率。
●不等占空比时钟 本系统设计a／d控制模块中引入clk_div时钟信号，占空比为2：3，做为din的控制电平，当clk_div信号为低电平时，din输出数据，clk _div信号为高电平，din为低电平。clk_div撑(．duty_factor(duty_factorl)，counter_top(counterl))．div_clkl(．reset(clk1_reset)，．clk_in(clk_in1)，clk_out(clk_out1))；／／任意占空比分频时钟模块调用
●控制字状态机 记录仪上电以后的工作状态为3个通道循环采样，控制字状态发生器循环生成cho=“1001_1111”，ch1=“101_1111”，ch2=“1010_111 1”，并将控制字转换成串行数据从din引脚输出，实现a／d转换器通道切换。
●控制字并行转串行模块 控制字cho，ch1，ch2需要转化成串行数据，通过din输入至ad，控制通道选择，循环输入控制字则循环选择3通道。将状态控制字ch0、ch1、ch2传输至寄存器，在dclk时钟下降沿，提取第7位(高位)，此时数据比较稳定，然后寄存器向左位移。在dclk时钟上升沿传输至ad，实现控制目的。
●信号采集模块a／d转换器采集数据串行输入fpga后，转换成并行数据，传输至系统的数据总线。根据a／d转换器采样的基本时序可知，在dout引脚串行输出数据时，din引脚应保持低电平，为了3个采样通道近似同步数据采集，在经过24个dclk时钟周期，对一个通道数据采集转换输出完成后，要在dclk的第25个时钟的上升沿，进入第二个通道的采集和转换。最终实现记录仪在72个dclk时钟周期的状态循环时序是a／d模块控制的关键。
3 计算机仿真分析与系统实现
系统fpga使用actel公司基于flash结构单元的芯片，进一步的降低了系统的功耗，缩小了系统的体积，actel fpga的集成开发环境libero集成了仿真工具modelsim。以ad最高采样频率为例试验，仿真时序波形如图4。
a／d控制模块中，在“clk_div”高电平时，实现寄存器“shuru”至寄存器“a”的数据传递，在“clk_div”低电平实现并行数据到串行数据的转换，并通过“din输出，图4中显示了“din输出引脚3个控制字状态的变化。 示波器显示din引脚控制字串行输出三组控制字的循环变化，如图5。
4 结论
系统运用fpga电平控制多通道a／d转换器不同通道的选通，相比较单片机而言，更为稳定可靠，采集数据流完整，使用基于flash架构的actel公司fpga进一步降低了微型数据记录仪系统的功耗，同时提高了系统在电磁干扰较强环境的稳定性。
人工智能可以带来哪些软收益
iPhone 12将高刷新率屏幕 电池容量大幅缩水
基于单片机的多点温度测量仪的设计[图]
晒五一|五一好礼，华为MateBook 14请查收
面向多载波基站应用的波峰因子降低引擎
基于FPGA的ADS8341控制器设计
一种反相施密特触发器电路的设计
BI可视化智能分析平台开发,大数据可视化平台
新款小米笔电即将发布,1660 Ti起步!
介绍下PIC开发环境MPLAB X IDE以及其安装
物联网在消防的卓越应用有哪些
LT3952单片式LED驱动器简化高级照明解决方案的设计
开关电源谐波电流产生的原因
高效率的低功率充电器和适配器设计,power supply design
连接器和接线端子的区别在哪里
AMD RDNA2 架构中端显卡上半年发布：双风扇标准尺寸显卡和单风扇ITX 显卡
AMD或将部分芯片外包给三星代工
我国制造业到了发展智能制造的关键阶段,需加快推动高质量发展
你真的了解电子元器件选型规则吗
联通5G赋能下的医疗行业丰富多彩
在现代电子技术应用领域，a／d转换器是模拟信号转换数字信号的中介，数据采集系统中，一般由单片机或其他微控制器对高精度a／d转换器进行控制，通常采用软件模拟a／d转换器时序的方法，增加了cpu的负担，降低了cpu的工作效率，现场可编程门阵列fpga(field programmable gatearray)的高集成度和高速特性，使之相对于单片机和微控制器更适合用于高速a／d器件的采样控制。
另外，在电磁干扰较大的环境中，单片机会出现程序跑飞的问题，在利用看门狗复位的过程中，对采集的数据流而言，会存在数据的丢失问题。相对的，触发沿或电平控制的fpga，通过设计可靠的驱动，系统采集数据更为可靠。 本文是以一个3通道低频小型数据记录仪为研究背景，设计了以actel公司fpga为控制器的系统，对串行输出a／d转换器ads8341进行控制，提高了系统集成度和稳定性。
1 ads8341功能介绍
ads8341是burr brown公司推出的一款低功耗，高性能的4通道，16位a／d转换器，其串行接口降低了系统开发的成本，ssop-16的小体积封装适合微型设备使用。1．1 ads8341的功能ch0～ch3：4个通道为模拟输入端，可以设置为单通道输入方式，也可以构成ch0-ch1，ch2-ch3，两组差分输入。
ads8341的控制字为8位，s为起始标志位，a2，a1，a0控制通道选择，可以提供单通道或差分输入方式不同通道选择。*****高电平为单通道输入方式，pd1，pd0为电源控制模式位，若为“11”，电源始终处于开启模式。ads8341转换的基本时序如图1所示。
由图1可以看出，ads8341完成一次转换需要24个dclk时钟，其中在前8个时钟的上升沿，din控制字输入，控制字输入完成后，在dclk的上升沿时刻，busy信号输出一个高电平，在这个时钟的下降沿，转换数据按位输出。经过一次完整的转换后，在第25个时钟上升沿，din可以再次输入控制字高位，保证了当dclk外部时钟取得最高频率2．4 mhz时，a／d转换器的频率达到最高100 ksa／s。
2 基于fpga的ads8341控制器设计
本记录仪系统记录采集信号的频率范围500hz以下，在系统实际应用中，对被测信号采用过采样方式，采样频率为被采集信号频率的5～10倍。系统采用a／d转换器3通道快速循环采样，近似实现了通道同步采样，是一种准同步采样的方式。经过72个dclk周期，实现了ch0～ch2通道的顺序切换，当a／d转换器以最大采样频率100 ksa／s工作时，记录仪系统采样的频率相当于单通道频率的1／3，通道1与通道3之间同步误差最大为48clk，如图2所示，最小误差时间约为
系统采用了基于flash架构的actel公司proasic3系列a3p100，使用libero集成开发环境，fpga的a／d控制模块主要包含以下功能：
●时钟控制器 记录仪系统fpga的外部时钟频率为48 mpa，对系统时钟20分频得到时钟dclk即可提供a／d转换器的最大工作时钟。另外通过逻辑控制，时钟控制器提供几个低于2．4 mhz的时钟频率，系统可以选择更低的采样频率。
●不等占空比时钟 本系统设计a／d控制模块中引入clk_div时钟信号，占空比为2：3，做为din的控制电平，当clk_div信号为低电平时，din输出数据，clk _div信号为高电平，din为低电平。clk_div撑(．duty_factor(duty_factorl)，counter_top(counterl))．div_clkl(．reset(clk1_reset)，．clk_in(clk_in1)，clk_out(clk_out1))；／／任意占空比分频时钟模块调用
●控制字状态机 记录仪上电以后的工作状态为3个通道循环采样，控制字状态发生器循环生成cho=“1001_1111”，ch1=“101_1111”，ch2=“1010_111 1”，并将控制字转换成串行数据从din引脚输出，实现a／d转换器通道切换。
●控制字并行转串行模块 控制字cho，ch1，ch2需要转化成串行数据，通过din输入至ad，控制通道选择，循环输入控制字则循环选择3通道。将状态控制字ch0、ch1、ch2传输至寄存器，在dclk时钟下降沿，提取第7位(高位)，此时数据比较稳定，然后寄存器向左位移。在dclk时钟上升沿传输至ad，实现控制目的。
●信号采集模块a／d转换器采集数据串行输入fpga后，转换成并行数据，传输至系统的数据总线。根据a／d转换器采样的基本时序可知，在dout引脚串行输出数据时，din引脚应保持低电平，为了3个采样通道近似同步数据采集，在经过24个dclk时钟周期，对一个通道数据采集转换输出完成后，要在dclk的第25个时钟的上升沿，进入第二个通道的采集和转换。最终实现记录仪在72个dclk时钟周期的状态循环时序是a／d模块控制的关键。
3 计算机仿真分析与系统实现
系统fpga使用actel公司基于flash结构单元的芯片，进一步的降低了系统的功耗，缩小了系统的体积，actel fpga的集成开发环境libero集成了仿真工具modelsim。以ad最高采样频率为例试验，仿真时序波形如图4。
a／d控制模块中，在“clk_div”高电平时，实现寄存器“shuru”至寄存器“a”的数据传递，在“clk_div”低电平实现并行数据到串行数据的转换，并通过“din输出，图4中显示了“din输出引脚3个控制字状态的变化。 示波器显示din引脚控制字串行输出三组控制字的循环变化，如图5。
4 结论
系统运用fpga电平控制多通道a／d转换器不同通道的选通，相比较单片机而言，更为稳定可靠，采集数据流完整，使用基于flash架构的actel公司fpga进一步降低了微型数据记录仪系统的功耗，同时提高了系统在电磁干扰较强环境的稳定性。
人工智能可以带来哪些软收益
iPhone 12将高刷新率屏幕 电池容量大幅缩水
基于单片机的多点温度测量仪的设计[图]
晒五一|五一好礼，华为MateBook 14请查收
面向多载波基站应用的波峰因子降低引擎
基于FPGA的ADS8341控制器设计
一种反相施密特触发器电路的设计
BI可视化智能分析平台开发,大数据可视化平台
新款小米笔电即将发布,1660 Ti起步!
介绍下PIC开发环境MPLAB X IDE以及其安装
物联网在消防的卓越应用有哪些
LT3952单片式LED驱动器简化高级照明解决方案的设计
开关电源谐波电流产生的原因
高效率的低功率充电器和适配器设计,power supply design
连接器和接线端子的区别在哪里
AMD RDNA2 架构中端显卡上半年发布：双风扇标准尺寸显卡和单风扇ITX 显卡
AMD或将部分芯片外包给三星代工
我国制造业到了发展智能制造的关键阶段,需加快推动高质量发展
你真的了解电子元器件选型规则吗
联通5G赋能下的医疗行业丰富多彩