FPGA时序约束案例之多周期路径约束的四个步骤
作者：猫叔
多周期路径约束
多周期路径，我们一般按照以下4个步骤来约束：
1. 带有使能的数据
首先来看带有使能的数据，在本工程中的tming report中，也提示了同一个时钟域之间的几个路径建立时间不满足要求
其实这几个路径都是带有使能的路径，使能的周期为2倍的时钟周期，本来就应该在2个时钟周期内去判断时序收敛。因此，我们添加时序约束：
set_multicycle_path 2 -setup -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] set_multicycle_path 1 -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 也可以写为：
set_multicycle_path -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 2 set_multicycle_path -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 1 这两种写法是等价的。
我们也可以直接点击右键通过gui的方式进行约束，效果都是一样的。
在工程的uart_tx_ctl.v和uart_rx_ctl.v文件中，也存在带有使能的数据，但这些路径在未加多路径约束时并未报出时序错误或者警告。
在接收端，捕获时钟频率是200mhz，串口速率是115200，采用16倍的oversampling，因此使能信号周期是时钟周期的200e6/115200/16=108.5倍。
在接收端，捕获时钟频率是166667mhz，串口速率是115200，采用16倍的oversampling，因此使能信号周期是时钟周期的166.667e6/115200/16=90.4倍。
因此，时序约束如下：
# 串口接收端 set_multicycle_path -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] 108 set_multicycle_path -hold -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] 107 # 串口发送端 set_multicycle_path -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 90 set_multicycle_path -hold -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 89 约束中的filter参数也将在下一章节具体讲解。
2. 两个有数据交互的时钟之间存在相位差
在本工程中，没有这种应用场景，因此不需要添加此类约束。
3. 存在快时钟到慢时钟的路径
在本工程中，没有这种应用场景，因此不需要添加此类约束。
4. 存在慢时钟到快时钟的路径
在本工程中，没有这种应用场景，因此不需要添加此类约束。
综上，我们所有的时序约束如下：
# 主时钟约束 create_clock -period 25.000 -name clk2 [get_ports clk_in2] # 衍生时钟约束 create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/bufhce_clk_samp_i0/o] create_generated_clock -name spi_clk -source [get_pins dac_spi_i0/out_ddr_flop_spi_clk_i0/oddr_inst/c] -divide_by 1 -invert [get_ports spi_clk_pin] create_generated_clock -name clk_tx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkin1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkout1] create_generated_clock -name clk_rx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkin1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkout0] # 设置异步时钟 set_clock_groups -asynchronous -group [get_clocks clk_samp] -group [get_clocks clk2] # 延迟约束 create_clock -period 6.000 -name virtual_clock set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] 0.000 [get_ports rxd_pin] set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] -min -0.500 [get_ports rxd_pin] set_input_delay -clock virtual_clock -max 0.000 [get_ports lb_sel_pin] set_input_delay -clock virtual_clock -min -0.500 [get_ports lb_sel_pin] set_output_delay -clock virtual_clock -max 0.000 [get_ports {txd_pin {led_pins[*]}}] set_output_delay -clock virtual_clock -min -0.500 [get_ports {txd_pin {led_pins[*]}}] set_output_delay -clock spi_clk -max 1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}] set_output_delay -clock spi_clk -min -1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}] # 伪路径约束 set_false_path -from [get_clocks clk_rx] -to [get_clocks clk_tx] set_false_path -from [get_ports rst_pin] # 多周期约束 set_multicycle_path 2 -setup -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] set_multicycle_path 1 -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] # 串口接收端 set_multicycle_path 108 -setup -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] set_multicycle_path 107 -hold -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] # 串口发送端 set_multicycle_path 90 -setup -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] set_multicycle_path 89 -hold -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 重新synthesis并implementation后，可以看到，已经没有了时序错误
仅有的两个warning也只是说rst没有设置input_delay，spi_clk_pin没有设置output_delay，但我们已经对rst设置了伪路径，而spi_clk_pin是我们约束的输出时钟，无需设置output_delay。
到这里，教科书版的时序约束教程就基本讲完了。但我们平时的工程中，跟上面这种约束还是有差异的：
首先是虚拟时钟，这个约束在平时的工程中基本不会用到，像需要设置虚拟时钟的场景，我们也都是通过设计来保证时序收敛，设置虚拟时钟的意义不大。
第二就是output delay，在fpga的最后一级寄存器到输出的路径上，往往都使用了iob，也就是io block，因此最后一级寄存器的位置是固定的，从buffer到pad的走线延时是确定的。在这种情况下，是否满足时序要求完全取决于设计，做约束只是验证一下看看时序是否收敛。所以也基本不做。但是input delay是需要的，因为这是上一级器件输出的时序关系。
第三个就是多周期路径，我们讲了那么多多周期路径的应用场景，但实际我们是根据timing report来进行约束的，即便那几种场景都存在，但如果timing report中没有提示任何的时序 warning，我们往往也不会去添加约束。
第四个就是在设置了多周期后，如果还是提示intra-clocks paths的setup time不过，那就要看下程序，是否写的不规范。比如
如果设置了多周期路径后，还是提示intra-clocks paths的setup time不过，那就要看下程序，是否写的不规范。比如
always @ (posedge clk) begin rega <= regb; if(rega != regb) regc <= 4'hf; else regc <= {regc[2:0], 1'b0}; if((&flag[3:0]) && rega != regb) regd <= regb; end 这么写的话，如果时钟频率稍微高一点，比如250mhz，就很容易导致从regb到regd的setup time不满足要求。因为begin end里面的代码都是按顺序执行的，要在4ns内完成这些赋值与判断的逻辑，挑战还是挺大的。因此，我们可以改写为：
always @ (posedge clk) begin rega <= regb; end always @ (posedge clk) begin if(rega != regb) regc <= 4'hf; else regc <= {regc[2:0], 1'b0}; end always @ (posedge phy_clk) begin if((&flag[3:0]) && rega != regb) regd <= regb; end 把寄存器的赋值分开，功能还是一样的，只是分到了几个always中，这样就不会导致时序问题了。
总投资10亿元，郴州经开区新型半导体材料产业园项目封顶
威迈斯以严苛生产标准 打造质量常青树
魅族pro7再曝光，继续打磨联发科超级X30
伊朗拒绝中国歼-31战机？实战经历为零，作战性能不及美军F-35A战机
各种最经典的IGBT电路赏析和保护方案，IGBT静态和动态特性是什么？
FPGA时序约束案例之多周期路径约束的四个步骤
云南电信在家庭宽带领域又迈进一大步，推出相关应用产品
数字音频技术与杜比AC-3
智联安科技获ISO 26262功能安全ASIL D流程认证证书
颜值控的最爱：魅蓝5S、360n5、联想ZUK Z2、华为荣耀畅玩6X、红米Note4、华为荣耀8青春版
国产碳化硅肖特基二极管B2D30120HC1
自动驾驶汽车应该是电动车 而不是混合动力或插电式混合动力车
5g芯片有哪些处理器
OTA升级：如何打造常用常新的智能产品
Lexar雷克沙1066x存储卡，帮你解决拍照内存不够问题
NASA开始无人驾驶交通管理最后阶段测试
汽车芯片制造商上市公司
聚类分析方法有哪些
视频监控系统如何借助AI技术来优化
变频电磁能释放节能潜力,改善热能工程领域的高耗能状况
多周期路径约束
多周期路径，我们一般按照以下4个步骤来约束：
1. 带有使能的数据
首先来看带有使能的数据，在本工程中的tming report中，也提示了同一个时钟域之间的几个路径建立时间不满足要求
其实这几个路径都是带有使能的路径，使能的周期为2倍的时钟周期，本来就应该在2个时钟周期内去判断时序收敛。因此，我们添加时序约束：
set_multicycle_path 2 -setup -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] set_multicycle_path 1 -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 也可以写为：
set_multicycle_path -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 2 set_multicycle_path -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] 1 这两种写法是等价的。
我们也可以直接点击右键通过gui的方式进行约束，效果都是一样的。
在工程的uart_tx_ctl.v和uart_rx_ctl.v文件中，也存在带有使能的数据，但这些路径在未加多路径约束时并未报出时序错误或者警告。
在接收端，捕获时钟频率是200mhz，串口速率是115200，采用16倍的oversampling，因此使能信号周期是时钟周期的200e6/115200/16=108.5倍。
在接收端，捕获时钟频率是166667mhz，串口速率是115200，采用16倍的oversampling，因此使能信号周期是时钟周期的166.667e6/115200/16=90.4倍。
因此，时序约束如下：
# 串口接收端 set_multicycle_path -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] 108 set_multicycle_path -hold -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] 107 # 串口发送端 set_multicycle_path -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 90 set_multicycle_path -hold -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 89 约束中的filter参数也将在下一章节具体讲解。
2. 两个有数据交互的时钟之间存在相位差
在本工程中，没有这种应用场景，因此不需要添加此类约束。
3. 存在快时钟到慢时钟的路径
在本工程中，没有这种应用场景，因此不需要添加此类约束。
4. 存在慢时钟到快时钟的路径
在本工程中，没有这种应用场景，因此不需要添加此类约束。
综上，我们所有的时序约束如下：
# 主时钟约束 create_clock -period 25.000 -name clk2 [get_ports clk_in2] # 衍生时钟约束 create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/bufhce_clk_samp_i0/o] create_generated_clock -name spi_clk -source [get_pins dac_spi_i0/out_ddr_flop_spi_clk_i0/oddr_inst/c] -divide_by 1 -invert [get_ports spi_clk_pin] create_generated_clock -name clk_tx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkin1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkout1] create_generated_clock -name clk_rx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkin1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/clkout0] # 设置异步时钟 set_clock_groups -asynchronous -group [get_clocks clk_samp] -group [get_clocks clk2] # 延迟约束 create_clock -period 6.000 -name virtual_clock set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] 0.000 [get_ports rxd_pin] set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] -min -0.500 [get_ports rxd_pin] set_input_delay -clock virtual_clock -max 0.000 [get_ports lb_sel_pin] set_input_delay -clock virtual_clock -min -0.500 [get_ports lb_sel_pin] set_output_delay -clock virtual_clock -max 0.000 [get_ports {txd_pin {led_pins[*]}}] set_output_delay -clock virtual_clock -min -0.500 [get_ports {txd_pin {led_pins[*]}}] set_output_delay -clock spi_clk -max 1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}] set_output_delay -clock spi_clk -min -1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}] # 伪路径约束 set_false_path -from [get_clocks clk_rx] -to [get_clocks clk_tx] set_false_path -from [get_ports rst_pin] # 多周期约束 set_multicycle_path 2 -setup -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] set_multicycle_path 1 -hold -from [get_cells {cmd_parse_i0/send_resp_data_reg[*]} -include_replicated_objects] -to [get_cells {resp_gen_i0/to_bcd_i0/bcd_out_reg[*]}] # 串口接收端 set_multicycle_path 108 -setup -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] set_multicycle_path 107 -hold -from [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] -to [get_cells uart_rx_i0/uart_rx_ctl_i0/* -filter is_sequential] # 串口发送端 set_multicycle_path 90 -setup -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] set_multicycle_path 89 -hold -from [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] -to [get_cells uart_tx_i0/uart_tx_ctl_i0/* -filter is_sequential] 重新synthesis并implementation后，可以看到，已经没有了时序错误
仅有的两个warning也只是说rst没有设置input_delay，spi_clk_pin没有设置output_delay，但我们已经对rst设置了伪路径，而spi_clk_pin是我们约束的输出时钟，无需设置output_delay。
到这里，教科书版的时序约束教程就基本讲完了。但我们平时的工程中，跟上面这种约束还是有差异的：
首先是虚拟时钟，这个约束在平时的工程中基本不会用到，像需要设置虚拟时钟的场景，我们也都是通过设计来保证时序收敛，设置虚拟时钟的意义不大。
第二就是output delay，在fpga的最后一级寄存器到输出的路径上，往往都使用了iob，也就是io block，因此最后一级寄存器的位置是固定的，从buffer到pad的走线延时是确定的。在这种情况下，是否满足时序要求完全取决于设计，做约束只是验证一下看看时序是否收敛。所以也基本不做。但是input delay是需要的，因为这是上一级器件输出的时序关系。
第三个就是多周期路径，我们讲了那么多多周期路径的应用场景，但实际我们是根据timing report来进行约束的，即便那几种场景都存在，但如果timing report中没有提示任何的时序 warning，我们往往也不会去添加约束。
第四个就是在设置了多周期后，如果还是提示intra-clocks paths的setup time不过，那就要看下程序，是否写的不规范。比如
如果设置了多周期路径后，还是提示intra-clocks paths的setup time不过，那就要看下程序，是否写的不规范。比如
always @ (posedge clk) begin rega <= regb; if(rega != regb) regc <= 4'hf; else regc <= {regc[2:0], 1'b0}; if((&flag[3:0]) && rega != regb) regd <= regb; end 这么写的话，如果时钟频率稍微高一点，比如250mhz，就很容易导致从regb到regd的setup time不满足要求。因为begin end里面的代码都是按顺序执行的，要在4ns内完成这些赋值与判断的逻辑，挑战还是挺大的。因此，我们可以改写为：
always @ (posedge clk) begin rega <= regb; end always @ (posedge clk) begin if(rega != regb) regc <= 4'hf; else regc <= {regc[2:0], 1'b0}; end always @ (posedge phy_clk) begin if((&flag[3:0]) && rega != regb) regd <= regb; end 把寄存器的赋值分开，功能还是一样的，只是分到了几个always中，这样就不会导致时序问题了。
总投资10亿元，郴州经开区新型半导体材料产业园项目封顶
威迈斯以严苛生产标准 打造质量常青树
魅族pro7再曝光，继续打磨联发科超级X30
伊朗拒绝中国歼-31战机？实战经历为零，作战性能不及美军F-35A战机
各种最经典的IGBT电路赏析和保护方案，IGBT静态和动态特性是什么？
FPGA时序约束案例之多周期路径约束的四个步骤
云南电信在家庭宽带领域又迈进一大步，推出相关应用产品
数字音频技术与杜比AC-3
智联安科技获ISO 26262功能安全ASIL D流程认证证书
颜值控的最爱：魅蓝5S、360n5、联想ZUK Z2、华为荣耀畅玩6X、红米Note4、华为荣耀8青春版
国产碳化硅肖特基二极管B2D30120HC1
自动驾驶汽车应该是电动车 而不是混合动力或插电式混合动力车
5g芯片有哪些处理器
OTA升级：如何打造常用常新的智能产品
Lexar雷克沙1066x存储卡，帮你解决拍照内存不够问题
NASA开始无人驾驶交通管理最后阶段测试
汽车芯片制造商上市公司
聚类分析方法有哪些
视频监控系统如何借助AI技术来优化
变频电磁能释放节能潜力,改善热能工程领域的高耗能状况