7段译码器的Verilog HDL源代码

本例程是verilog hdl源代码:关于基本组合逻辑功能中7段译码器的功能实现源代码。注意:程序运行在不同软件平台可能要作一些修改,请注意阅读程序中的注释。 
//-----------------------------------------------------------------------------------
// description : bin to seven segments converter
// segment encoding
// a
// +---+
// f | | b
// +---+ <- g
// e | | c
// +---+
// d
// enable (en) active : high
// outputs (data_out) active : low
//-----------------------------------------------------------------------------------
module bin27seg (data_in ,en ,data_out );
input [3:0] data_in ;
input en ;
output [6:0] data_out ;
reg [6:0] data_out ;
always @(data_in or en )
begin
data_out = 7'b1111111;
if (en == 1)
case (data_in )
4'b0000: data_out = 7'b1000000; // 0
4'b0001: data_out = 7'b1111001; // 1
4'b0010: data_out = 7'b0100100; // 2
4'b0011: data_out = 7'b0110000; // 3
4'b0100: data_out = 7'b0011001; // 4
4'b0101: data_out = 7'b0010010; // 5
4'b0110: data_out = 7'b0000011; // 6
4'b0111: data_out = 7'b1111000; // 7
4'b1000: data_out = 7'b0000000; // 8
4'b1001: data_out = 7'b0011000; // 9
4'b1010: data_out = 7'b0001000; // a
4'b1011: data_out = 7'b0000011; // b
4'b1100: data_out = 7'b0100111; // c
4'b1101: data_out = 7'b0100001; // d
4'b1110: data_out = 7'b0000110; // e
4'b1111: data_out = 7'b0001110; // f
default: data_out = 7'b1111111;
endcase
end
endmodule

中国移动启动了2020年智能组网终端集采项目
华为P10最新消息:华为P10闪存门、疏油层事件、WIFI门真相,华为如何解围?
LED导热塑料的应用加快了城市智能化路灯的发展
大数据对于会计行业有怎样的影响
音圈电机和音圈电机模组有什么不同
7段译码器的Verilog HDL源代码
双极型晶体管的工作原理和结构
薄膜表面瑕疵在线检测仪的详细介绍
公司变成了部门,亚马逊电商败走麦城
菁蓉联创获得首个openEuler嵌入式操作系统技术测评证书
通电延时继电器原理/型号
或迫于美国压力,华为被禁止参与到德国的5G基础设施建设
捷通灵云身份证识别(OCR)全面升级
国内汽车市场上竟同时出现两匹俊马,到底哪一匹是真正的好马
国产唯一四曲面屏手机vivo Xplay6今日正式开卖
HP70340A仪器来惠HP70340A微波合成信号源HP70340A
单稳态多谐振荡器电路图及波形图
家居重合闸断路器经常跳闸的解决方法是什么
MCU与以太网控制器通信电路设计方案
开源链的区块链技术架构及应用介绍