从时钟引脚进入FPGA后在内部传播路径

时钟网络反映了时钟从时钟引脚进入fpga后在fpga内部的传播路径。
报告时钟网络命令可以从以下位置运行:
a,vivadoide中的flow navigator;
b,tcl命令:report_clock_networks -name {network_1}
报告时钟网络提供设计中时钟树的树视图。 见图1。每个时钟树显示从源到端点的时钟网络,端点按类型排序。
图1 时钟网络
时钟树:
•显示由用户定义或由工具自动生成的时钟。
•报告从i / o端口加载的时钟。
注意:完整的时钟树仅在报告的gui形式中详细说明。此报告的文本版本仅显示时钟根的名称。
•可用于查找驱动其他bufgs的bufgs。
•显示驱动非时钟负载的时钟。
例:以vivado自带的例子wavegen为例。点击synthesis的report clock networks如图2所示。
图2 report clock networks
如图3所示,时钟clk_pin_p从输入引脚输入之后,经过ibufds,再通过mmcm生成时钟,同时显示了各个时钟的频率。如果我们未添加时钟约束,报告将显示unconstrained(未约束的时钟,root clock).可以选中未约束的时钟右击选择create clock创建时钟。
图3 时钟网络
原文标题:【vivado约束学习三】 时钟网络分析
文章出处:【微信公众号:fpga开源工作室】欢迎添加关注!文章转载请注明出处。

字符串截取方法可以在Linux下实现
便携式氨气检测仪有哪些功能
为什么在物联网时代,“接口”的重要性超过“入口”?
除尘风机轴径磨损的修复方法
为什么程序员29岁之后的未来看起来会是非常的悲惨
从时钟引脚进入FPGA后在内部传播路径
科普:简化SSL/TLS的握手过程
2022中国电子热点解决方案创新峰会确定了!就在11月9日!
教你如何选购高性能磁带库
超过80%的智能音箱用户都使用过回答问题、听音乐和询问天气的功能
工业互联网即将来临,留给运营商的调整时间不多了!
Vishay推出新系列TVS器件表面贴装PAR瞬态电压抑制器5KASMC
机械传动性能综合测试实验
海南电网改革开放40年背后的故事
电源防雷器的第一、二、三级保护介绍
RFID打印行业知名品牌POSTEK博思得将再次亮
2023智能芯片产业展-亚洲消费电子展
拉绳编码器4-20mA与应用介绍
率衰减器的相关参数及用途介绍
芯片库存调整,接近尾声