如何对并行接口芯片8255进行扩展设计

一般说来，可编程接口芯片都有存储器及地址线，所谓可编程就是指cpu用指令将某数据写入接口芯片的某个存储器，接口芯片在接到cpu送来的数据后，自动翻译该数据，然后执行该数据所代表的动作。
不同的cpu对接口芯片的处理方式不同，某些cpu将接口芯片的存储器和cpu本身使用的存储器区别对待，将对接口芯片存储器的操作称为i/o操作，而对cpu本身使用存储器的操作称为存储器操作，并且i/o操作和存储器操作使用不同的指令，这种方式叫i/o端口的独立编址方式。
这种方式的优点是i/o端口不占用存储器的地址空间，存储器空间和i/o空间独立，缺点是cpu中要单独设置i/o端口访问指令，增加cpu的复杂度，intel公司的8086系列就是采用的这种结构。
另一种处理方式为将接口芯片的存储器当外部数据存储器对待，而不需要单独设置i/o端口的访问指令，这种方式称为统一编址，8051就是采用的这种方式。
下面我们介绍一下接口芯片8255。
8255是一个并行接口扩展芯片。它有一个8位的待扩展并行接口d0-d7，三个扩展后的8位并行接口pa，pb，pc。四个存储器，pa口存储器，pb口存储器，pc口存储器和控制口存储器，这四个存储器由它的两条地址线ao，a1来选择。
当a1a0为00的时候，8255将d0-d7与pa接通
当a1a0为01的时候，8255将d0-d7与pb接通
当a1a0为10的时候，8255将d0-d7与pc接通
当a1a0为11的时候8255将d0-d7与内部控制寄存器接通
假设将两片8k的数据存储器和一片8255混合扩展成cpu的外部数据据存储器，它们的片选信号的接法采用译码方式。
译码器74139的输入端接cpu的p2.5和p2.6。
当p2.6和p2.5为00时，译码器输出端yo有效，选中第一片数据存储器，可知第一片存储器的逻辑地址为0000h-1fffh以及8000h-9ffffh，每个物理单元有两个逻辑地址
当p2.6和p2.5为01时，译码器输出端y1有效，选中第二片存储器，第二片存储器的地址为2000h-3fffh以及0aoooh-obfffh。
当p2.6和p2.5为10时，译码器输出端y2有效，选中8255，，则8255的逻辑地址4000h-5fffh，以及0c000h-0dfffh。
当p2.6和p2.5为11时，译码器输出端y3有效，没有存储器被选中，即这种情况下的地址为无效地址，包括6000h-7fffh，和0e000h-offffh。