低成本FPGA中实现动态相位调整方案

在fpga中,动态相位调整(dpa)主要是实现lvds接口接收时对时钟和数据通道的相位补偿,以达到正确接收的目的。altera的高端fpga,如stratix(r) 系列中自带有dpa电路,但低端的fpga,如cyclone(r)系列中是没有的。下面介绍如何在低端fpga中实现这个dpa的功能。
实现架构
在lvds输入接收时,时钟和数据的相位可能是不确定的,因此我们需要将时钟的相位作出调整,使得时钟能稳定的采集到输入数据。工作的核心就是用锁相环pll的相位调整功能,产生若干个时钟的不同相位,看哪些相位能准确的采集到输入数据,然后取窗口中间的一个时钟相位,作为正常工作时的采样时钟。比如通过pll产生0,45,90,135,……,315度8个相移的时钟,如果0,45,90度相移的时钟能正确采样到输入,那么最后选取中间相位,即45度的时钟作为采样时钟。这样接口上具有最大的时序裕量,从而保证链路的可靠性。下图为这个设计的基本结构,通过pll调整相位的接口,产生了时钟的不同相位来采集数据,最后选择一个最合适的相位。
cyclone系列的pll的相位调整接口时序如下图所示:
当用户逻辑控制phasestep, phasecounterselect与phaseupdown信号时,pll的输出时钟c0就改变一次相位。在qii生成pll时,用户必须选上create optional inputs for dynamic phase reconfigure,否则缺省是不会有这些管脚的,如下图所示。另外必须在output clock tab中写入phase shift step resolution的值,这样才能确定每次相位调整的步长。

SDWAN、VPN、专线该怎么选择呢?
2020年度中国工业互联网的十件大事
风冷控制柜的优点
关于三星870 QVO固态硬盘内部的实测性能
采用三片机芯JG-988型散件进行黑白电视机的安装与调试
低成本FPGA中实现动态相位调整方案
MySQL中varchar(n) 中 n 最大取值为多少?
推进工业互联网落地实施需要强化融合发展的支撑条件
曲面屏手机:这四款颜值最高!最后一款不是谁都买得起
科大讯飞翻译机3.0的全新上市,新一波的智能语音翻译浪潮又席卷而来
区块链可能会颠覆机构之间的交易模式
马云今年大手笔入医疗,开无人超市,入局租房,目的只有一个8000亿美金冲锋美国硅谷
Rhombus 采用 Wolfspeed SiC 器件,实现更快电动汽车充电速度
双转换在线式UPS的独特COTS应用
2022/2023年全国电子顺磁共振波谱学术研讨会成功举办
apu是什么?这个APU赛道分析报告讲透了国产APU厂商
升压型DC/DC转换器的PCB布局-PCB布局设计的重要性
关于MSP430单片机的大数组初始化
InGaAs单光子探测器的发展趋势
华为又一款实力机型,2K屏+海思麒麟1020+6000mAh