浅析PCIE总线信号分布及使用情况
pci-express简称pci-e于2001年春季由intel公司提出。随后在2001年底，包括intel、amd、dell、ibm在内的20多家业界主导公司开始起草新技术的规范，并在2002年底完成，对其正式命名为pciexress。
pci-express的接口根据总线带宽不同而有所差异，包括x1、x4、x8以及x16(x2)模式用于内部接口而非插槽模式。较短的pci-express卡可以插入较长的pci-express插槽中使用。
pci-e1x的网卡
pci-e4x的双端口网卡
pci-e16x的显卡
pci-express接口连接器
pcie电源有+12v、+3.3vcc和+3.3vaux。其中+12v主要给pcie设备（如显卡）提供更大的供电能力（pcie3.0的插槽最大有150w）。
pcie设备使用两种电源信号供电，分别是vcc与vaux，其额定电压为3.3v。其中vcc为主电源，pcie设备使用的主要逻辑模块均使用vcc供电，而一些与电源管理相关的逻辑使用vaux供电。在pcie设备中，一些特殊的寄存器通常使用vaux供电，如stickyregister，此时即使pcie设备的vcc被移除，这些与电源管理相关的逻辑状态和这些特殊寄存器的内容也不会发生改变。
在pcie总线中，使用vaux的主要原因是为了降低功耗和缩短系统恢复时间。因为vaux在多数情况下并不会被移除，因此当pcie设备的vcc恢复后，该设备不用重新恢复使用vaux供电的逻辑，从而设备可以很快地恢复到正常工作状状态。
pcie链路的最大宽度为×32，但是在实际应用中，×32的链路宽度极少使用。在一个处理器系统中，一般提供×16的pcie插槽，并使用petp0~15、petn0~15和perp0~15、pern0~15共64根信号线组成32对差分信号，其中16对petxx信号用于发送链路，另外16对perxx信号用于接收链路。除此之外pcie总线还使用了下列辅助信号。
1perst#信号
该信号为全局复位信号，由处理器系统提供，处理器系统需要为pcie插槽和pcie设备提供该复位信号。pcie设备使用该信号复位内部逻辑。当该信号有效时，pcie设备将进行复位操作。
2refclk+和refclk-信号
在一个处理器系统中，可能含有许多pcie设备，这些设备可以作为add-in卡与pcie插槽连接，也可以作为内置模块，与处理器系统提供的pcie链路直接相连，而不需要经过pcie插槽。pcie设备与pcie插槽都具有refclk+和refclk-信号，其中pcie插槽使用这组信号与处理器系统同步。
在一个处理器系统中，通常采用专用逻辑向pcie插槽提供refclk+和refclk-信号，如下图所示。其中100mhz的时钟源由晶振提供，并经过一个“一推多”的差分时钟驱动器生成多个同相位的时钟源，与pcie插槽一一对应连接。
参考时钟与pcie插槽的连接
pcie插槽需要使用参考时钟，其频率范围为100mhz±300ppm。处理器系统需要为每一个pcie插槽、mch、ich和switch提供参考时钟。而且要求在一个处理器系统中，时钟驱动器产生的参考时钟信号到每一个pcie插槽(mch、ich和swith)的距离差在15英寸之内。通常信号的传播速度接近光速，约为6inch/ns，由此可见，不同pcie插槽间refclk+和refclk-信号的传送延时差约为2.5ns。
当pcie设备作为add-in卡连接在pcie插槽时，可以直接使用pcie插槽提供的refclk+和refclk-信号，也可以使用独立的参考时钟，只要这个参考时钟在100mhz±300ppm范围内即可。内置的pcie设备与add-in卡在处理refclk+和refclk-信号时使用的方法类似，但是pcie设备可以使用独立的参考时钟，而不使用refclk+和refclk-信号。
在pcie设备配置空间的linkcontrolregister中，含有一个“commonclockconfiguration”位。当该位为1时，表示该设备与pcie链路的对端设备使用“同相位”的参考时钟；如果为0，表示该设备与pcie链路的对端设备使用的参考时钟是异步的。
在pcie设备中，“commonclockconfiguration”位的缺省值为0，此时pcie设备使用的参考时钟与对端设备没有任何联系，pcie链路两端设备使用的参考时钟可以异步设置。这个异步时钟设置方法对于使用pcie链路进行远程连接时尤为重要。
在一个处理器系统中，如果使用pcie链路进行机箱到机箱间的互连，因为参考时钟可以异步设置，机箱到机箱之间进行数据传送时仅需要差分信号线即可，而不需要参考时钟，从而极大降低了连接难度。
3wake#信号
当pcie设备进入休眠状态，主电源已经停止供电时，pcie设备使用该信号向处理器系统提交唤醒请求，使处理器系统重新为该pcie设备提供主电源vcc。在pcie总线中，wake#信号是可选的，因此使用wake#信号唤醒pcie设备的机制也是可选的。值得注意的是产生该信号的硬件逻辑必须使用辅助电源vaux供电。
wake#是一个opendrain信号，一个处理器的所有pcie设备可以将wake#信号进行线与后，统一发送给处理器系统的电源控制器。当某个pcie设备需要被唤醒时，该设备首先置wake#信号有效，然后在经过一段延时之后，处理器系统开始为该设备提供主电源vcc，并使用perst#信号对该设备进行复位操作。此时wake#信号需要始终保持为低，当主电源vcc上电完成之后，perst#信号也将置为无效并结束复位，wake#信号也将随之置为无效，结束整个唤醒过程。
pcie设备除了可以使用wake#信号实现唤醒功能外，还可以使用beacon信号实现唤醒功能。与wake#信号实现唤醒功能不同，beacon使用in-band信号，即差分信号d+和d-实现唤醒功能。beacon信号dc平衡，由一组通过d+和d-信号生成的脉冲信号组成。这些脉冲信号宽度的最小值为2ns，最大值为16us。当pcie设备准备退出l2状态(该状态为pcie设备使用的一种低功耗状态)时，可以使用beacon信号，提交唤醒请求。
4smclk和smdat信号
smclk和smdat信号与x86处理器的smbus(systemmangementbus)相关。smbus于1995年由intel提出，smbus由smclk和smdat信号组成。smbus源于i2c总线，但是与i2c总线存在一些差异。
smbus的最高总线频率为100khz，而i2c总线可以支持400khz和2mhz的总线频率。此外smbus上的从设备具有超时功能，当从设备发现主设备发出的时钟信号保持低电平超过35ms时，将引发从设备的超时复位。在正常情况下，smbus的主设备使用的总线频率最低为10khz，以避免从设备在正常使用过程中出现超时。
在smbus中，如果主设备需要复位从设备时，可以使用这种超时机制。而i2c总线只能使用硬件信号才能实现这种复位操作，在i2c总线中，如果从设备出现错误时，单纯通过主设备是无法复位从设备的。
smbus在x86处理器系统中得到了大规模普及，其主要作用是管理处理器系统的外部设备，并收集外设的运行信息，特别是一些与智能电源管理相关的信息。pci和pcie插槽也为smbus预留了接口，以便于pci/pcie设备与处理器系统进行交互。
5jtag信号
jtag(jointtestactiongroup)是一种国际标准测试协议，与ieee1149.1兼容，主要用于芯片内部测试。目前绝大多数器件都支持jtag测试标准。jtag信号由trst#、tck、tdi、tdo和tms信号组成。其中trst#为复位信号；tck为时钟信号；tdi和tdo分别与数据输入和数据输出对应；而tms信号为模式选择。
jtag允许多个器件通过jtag接口串联在一起，并形成一个jtag链。目前fpga和epld可以借用jtag接口实现在线编程isp(in-systemprogramming)功能。处理器也可以使用jtag接口进行系统级调试工作，如设置断点、读取内部寄存器和存储器等一系列操作。除此之外jtag接口也可用作“逆向工程”，分析一个产品的实现细节，因此在正式产品中，一般不保留jtag接口。
6prsnt1#和prsnt2#信号
prsnt1#和prsnt2#信号与pcie设备的热插拔相关。在基于pcie总线的add-in卡中，prsnt1#和prsnt2#信号直接相连，而在处理器主板中，prsnt1#信号接地，而prsnt2#信号通过上拉电阻接为高。pcie设备的热插拔结构如下图所示。
pcie设备的热插拔
如上图所示，当add-in卡没有插入时，处理器主板的prsnt2#信号由上拉电阻接为高，而当add-in卡插入时主板的prsnt2#信号将与prsnt1#信号通过add-in卡连通，此时prsnt2#信号为低。处理器主板的热插拔控制逻辑将捕获这个“低电平”，得知add-in卡已经插入，从而触发系统软件进行相应地处理。
add-in卡拔出的工作机制与插入类似。当add-in卡连接在处理器主板时，处理器主板的prsnt2#信号为低，当add-in卡拔出后，处理器主板的prsnt2#信号为高。处理器主板的热插拔控制逻辑将捕获这个“高电平”，得知add-in卡已经被拔出，从而触发系统软件进行相应地处理。
不同的处理器系统处理pcie设备热拔插的过程并不相同，在一个实际的处理器系统中，热拔插设备的实现也远比图43中的示例复杂得多。值得注意的是，在实现热拔插功能时，add-incard需要使用“长短针”结构。
如上图所示，prsnt1#和prsnt2#信号使用的金手指长度是其他信号的一半。因此当pcie设备插入插槽时，prsnt1#和prsnt2#信号在其他金手指与pcie插槽完全接触，并经过一段延时后，才能与插槽完全接触；当pcie设备从pcie插槽中拔出时，这两个信号首先与pcie插槽断连，再经过一段延时后，其他信号才能与插槽断连。系统软件可以使用这段延时，进行一些热拔插处理。
以上信号中，refclk-/refclk+差分信号；perst复位信号；wake#信号；prsnt1#和prsnt2#信号；这些信号是必须存在的。
smclk；smdat;jtag(trst#、tck、tdi、tdo、tms)；这些是扩展功能，可有可无。
下图为pcie插槽的管脚信号排布。
pcie管脚信号排布
好啦，以上就是凡亿为大家整理的关于pcie总线的知识，凡亿pcb将持续为你带来更多精彩的pcb设计专业知识。
中国移动正式公布2019年普通光缆集采中标候选人
海南航空将向NGF出售2架波音B737-800飞机
化工及医疗设备防水透气膜产品具体应用的分析
一加6琥珀红：是对艺术的追求，对工艺的追求
海思麒麟990或已进入能效调优阶段
浅析PCIE总线信号分布及使用情况
看不见的安全保障 无线电安防监测
微软Xbox Scarlett游戏主机的GPU运算性能将提升
人机界面跟触摸屏有什么区别？
开关电源在专业功放中的应用分析
华为火力太猛！理想全军商讨：锁定为最强对手，不再直接迎战
机械能守恒的条件以及判断方法
为何折叠屏手机受众群体少?
采用电容式触摸传感器检测触摸手势
AI ready是什么？文明的发展需要做好准备
干货分享：室内会议室全彩led显示屏安装
基于AT91RM9200系统电源的设计与调试
最好的骨传导耳机是什么牌子的、骨传导耳机品牌推荐
浙江大学教授研发出一种低成本、低功耗的新型存储器
联想YOGA 5 Pro定制版图赏:一款美不胜收的高度“定制化”笔记本
pci-express的接口根据总线带宽不同而有所差异，包括x1、x4、x8以及x16(x2)模式用于内部接口而非插槽模式。较短的pci-express卡可以插入较长的pci-express插槽中使用。
pci-e1x的网卡
pci-e4x的双端口网卡
pci-e16x的显卡
pci-express接口连接器
pcie电源有+12v、+3.3vcc和+3.3vaux。其中+12v主要给pcie设备（如显卡）提供更大的供电能力（pcie3.0的插槽最大有150w）。
pcie设备使用两种电源信号供电，分别是vcc与vaux，其额定电压为3.3v。其中vcc为主电源，pcie设备使用的主要逻辑模块均使用vcc供电，而一些与电源管理相关的逻辑使用vaux供电。在pcie设备中，一些特殊的寄存器通常使用vaux供电，如stickyregister，此时即使pcie设备的vcc被移除，这些与电源管理相关的逻辑状态和这些特殊寄存器的内容也不会发生改变。
在pcie总线中，使用vaux的主要原因是为了降低功耗和缩短系统恢复时间。因为vaux在多数情况下并不会被移除，因此当pcie设备的vcc恢复后，该设备不用重新恢复使用vaux供电的逻辑，从而设备可以很快地恢复到正常工作状状态。
pcie链路的最大宽度为×32，但是在实际应用中，×32的链路宽度极少使用。在一个处理器系统中，一般提供×16的pcie插槽，并使用petp0~15、petn0~15和perp0~15、pern0~15共64根信号线组成32对差分信号，其中16对petxx信号用于发送链路，另外16对perxx信号用于接收链路。除此之外pcie总线还使用了下列辅助信号。
1perst#信号
该信号为全局复位信号，由处理器系统提供，处理器系统需要为pcie插槽和pcie设备提供该复位信号。pcie设备使用该信号复位内部逻辑。当该信号有效时，pcie设备将进行复位操作。
2refclk+和refclk-信号
在一个处理器系统中，可能含有许多pcie设备，这些设备可以作为add-in卡与pcie插槽连接，也可以作为内置模块，与处理器系统提供的pcie链路直接相连，而不需要经过pcie插槽。pcie设备与pcie插槽都具有refclk+和refclk-信号，其中pcie插槽使用这组信号与处理器系统同步。
在一个处理器系统中，通常采用专用逻辑向pcie插槽提供refclk+和refclk-信号，如下图所示。其中100mhz的时钟源由晶振提供，并经过一个“一推多”的差分时钟驱动器生成多个同相位的时钟源，与pcie插槽一一对应连接。
参考时钟与pcie插槽的连接
pcie插槽需要使用参考时钟，其频率范围为100mhz±300ppm。处理器系统需要为每一个pcie插槽、mch、ich和switch提供参考时钟。而且要求在一个处理器系统中，时钟驱动器产生的参考时钟信号到每一个pcie插槽(mch、ich和swith)的距离差在15英寸之内。通常信号的传播速度接近光速，约为6inch/ns，由此可见，不同pcie插槽间refclk+和refclk-信号的传送延时差约为2.5ns。
当pcie设备作为add-in卡连接在pcie插槽时，可以直接使用pcie插槽提供的refclk+和refclk-信号，也可以使用独立的参考时钟，只要这个参考时钟在100mhz±300ppm范围内即可。内置的pcie设备与add-in卡在处理refclk+和refclk-信号时使用的方法类似，但是pcie设备可以使用独立的参考时钟，而不使用refclk+和refclk-信号。
在pcie设备配置空间的linkcontrolregister中，含有一个“commonclockconfiguration”位。当该位为1时，表示该设备与pcie链路的对端设备使用“同相位”的参考时钟；如果为0，表示该设备与pcie链路的对端设备使用的参考时钟是异步的。
在pcie设备中，“commonclockconfiguration”位的缺省值为0，此时pcie设备使用的参考时钟与对端设备没有任何联系，pcie链路两端设备使用的参考时钟可以异步设置。这个异步时钟设置方法对于使用pcie链路进行远程连接时尤为重要。
在一个处理器系统中，如果使用pcie链路进行机箱到机箱间的互连，因为参考时钟可以异步设置，机箱到机箱之间进行数据传送时仅需要差分信号线即可，而不需要参考时钟，从而极大降低了连接难度。
3wake#信号
当pcie设备进入休眠状态，主电源已经停止供电时，pcie设备使用该信号向处理器系统提交唤醒请求，使处理器系统重新为该pcie设备提供主电源vcc。在pcie总线中，wake#信号是可选的，因此使用wake#信号唤醒pcie设备的机制也是可选的。值得注意的是产生该信号的硬件逻辑必须使用辅助电源vaux供电。
wake#是一个opendrain信号，一个处理器的所有pcie设备可以将wake#信号进行线与后，统一发送给处理器系统的电源控制器。当某个pcie设备需要被唤醒时，该设备首先置wake#信号有效，然后在经过一段延时之后，处理器系统开始为该设备提供主电源vcc，并使用perst#信号对该设备进行复位操作。此时wake#信号需要始终保持为低，当主电源vcc上电完成之后，perst#信号也将置为无效并结束复位，wake#信号也将随之置为无效，结束整个唤醒过程。
pcie设备除了可以使用wake#信号实现唤醒功能外，还可以使用beacon信号实现唤醒功能。与wake#信号实现唤醒功能不同，beacon使用in-band信号，即差分信号d+和d-实现唤醒功能。beacon信号dc平衡，由一组通过d+和d-信号生成的脉冲信号组成。这些脉冲信号宽度的最小值为2ns，最大值为16us。当pcie设备准备退出l2状态(该状态为pcie设备使用的一种低功耗状态)时，可以使用beacon信号，提交唤醒请求。
4smclk和smdat信号
smclk和smdat信号与x86处理器的smbus(systemmangementbus)相关。smbus于1995年由intel提出，smbus由smclk和smdat信号组成。smbus源于i2c总线，但是与i2c总线存在一些差异。
smbus的最高总线频率为100khz，而i2c总线可以支持400khz和2mhz的总线频率。此外smbus上的从设备具有超时功能，当从设备发现主设备发出的时钟信号保持低电平超过35ms时，将引发从设备的超时复位。在正常情况下，smbus的主设备使用的总线频率最低为10khz，以避免从设备在正常使用过程中出现超时。
在smbus中，如果主设备需要复位从设备时，可以使用这种超时机制。而i2c总线只能使用硬件信号才能实现这种复位操作，在i2c总线中，如果从设备出现错误时，单纯通过主设备是无法复位从设备的。
smbus在x86处理器系统中得到了大规模普及，其主要作用是管理处理器系统的外部设备，并收集外设的运行信息，特别是一些与智能电源管理相关的信息。pci和pcie插槽也为smbus预留了接口，以便于pci/pcie设备与处理器系统进行交互。
5jtag信号
jtag(jointtestactiongroup)是一种国际标准测试协议，与ieee1149.1兼容，主要用于芯片内部测试。目前绝大多数器件都支持jtag测试标准。jtag信号由trst#、tck、tdi、tdo和tms信号组成。其中trst#为复位信号；tck为时钟信号；tdi和tdo分别与数据输入和数据输出对应；而tms信号为模式选择。
jtag允许多个器件通过jtag接口串联在一起，并形成一个jtag链。目前fpga和epld可以借用jtag接口实现在线编程isp(in-systemprogramming)功能。处理器也可以使用jtag接口进行系统级调试工作，如设置断点、读取内部寄存器和存储器等一系列操作。除此之外jtag接口也可用作“逆向工程”，分析一个产品的实现细节，因此在正式产品中，一般不保留jtag接口。
6prsnt1#和prsnt2#信号
prsnt1#和prsnt2#信号与pcie设备的热插拔相关。在基于pcie总线的add-in卡中，prsnt1#和prsnt2#信号直接相连，而在处理器主板中，prsnt1#信号接地，而prsnt2#信号通过上拉电阻接为高。pcie设备的热插拔结构如下图所示。
pcie设备的热插拔
如上图所示，当add-in卡没有插入时，处理器主板的prsnt2#信号由上拉电阻接为高，而当add-in卡插入时主板的prsnt2#信号将与prsnt1#信号通过add-in卡连通，此时prsnt2#信号为低。处理器主板的热插拔控制逻辑将捕获这个“低电平”，得知add-in卡已经插入，从而触发系统软件进行相应地处理。
add-in卡拔出的工作机制与插入类似。当add-in卡连接在处理器主板时，处理器主板的prsnt2#信号为低，当add-in卡拔出后，处理器主板的prsnt2#信号为高。处理器主板的热插拔控制逻辑将捕获这个“高电平”，得知add-in卡已经被拔出，从而触发系统软件进行相应地处理。
不同的处理器系统处理pcie设备热拔插的过程并不相同，在一个实际的处理器系统中，热拔插设备的实现也远比图43中的示例复杂得多。值得注意的是，在实现热拔插功能时，add-incard需要使用“长短针”结构。
如上图所示，prsnt1#和prsnt2#信号使用的金手指长度是其他信号的一半。因此当pcie设备插入插槽时，prsnt1#和prsnt2#信号在其他金手指与pcie插槽完全接触，并经过一段延时后，才能与插槽完全接触；当pcie设备从pcie插槽中拔出时，这两个信号首先与pcie插槽断连，再经过一段延时后，其他信号才能与插槽断连。系统软件可以使用这段延时，进行一些热拔插处理。
以上信号中，refclk-/refclk+差分信号；perst复位信号；wake#信号；prsnt1#和prsnt2#信号；这些信号是必须存在的。
smclk；smdat;jtag(trst#、tck、tdi、tdo、tms)；这些是扩展功能，可有可无。
下图为pcie插槽的管脚信号排布。
pcie管脚信号排布
好啦，以上就是凡亿为大家整理的关于pcie总线的知识，凡亿pcb将持续为你带来更多精彩的pcb设计专业知识。
中国移动正式公布2019年普通光缆集采中标候选人
海南航空将向NGF出售2架波音B737-800飞机
化工及医疗设备防水透气膜产品具体应用的分析
一加6琥珀红：是对艺术的追求，对工艺的追求
海思麒麟990或已进入能效调优阶段
浅析PCIE总线信号分布及使用情况
看不见的安全保障 无线电安防监测
微软Xbox Scarlett游戏主机的GPU运算性能将提升
人机界面跟触摸屏有什么区别？
开关电源在专业功放中的应用分析
华为火力太猛！理想全军商讨：锁定为最强对手，不再直接迎战
机械能守恒的条件以及判断方法
为何折叠屏手机受众群体少?
采用电容式触摸传感器检测触摸手势
AI ready是什么？文明的发展需要做好准备
干货分享：室内会议室全彩led显示屏安装
基于AT91RM9200系统电源的设计与调试
最好的骨传导耳机是什么牌子的、骨传导耳机品牌推荐
浙江大学教授研发出一种低成本、低功耗的新型存储器
联想YOGA 5 Pro定制版图赏:一款美不胜收的高度“定制化”笔记本