联华电子(nyse:umc;twse:2303)与楷登电子(美国 cadence 公司,nasdaq:cdns)今日共同宣布,采用 integrity 3d-ic 平台的 cadence 3d-ic 参考工作流程已通过联电的芯片堆栈技术认证,将进一步缩短产品上市时间。
联电的混合键合解决方案已经做好支持广泛技术节点集成的准备,适用于边缘 ai、图像处理和无线通信应用。采用联电的 40nm 低功耗(40lp)工艺作为片上堆栈技术的展示,双方合作验证了该设计流程中的关键 3d-ic 功能,包括使用 cadence 的 integrity 3d-ic 平台实现系统规划和智能桥突创建。cadence integrity 3d-ic 平台是业界首款综合解决方案,在单一平台中集成了系统规划、芯片和封装实现以及系统分析。
联华电子元件技术开发及设计支援副总经理郑子铭表示:“过去一年,我们的客户在不牺牲设计面积或增加成本的情况下,寻求设计效能的提升方法,让业界对 3d-ic 解决方案的兴趣大为提升。成本效益和设计可靠度的提升是联电混合键合技术的两大主轴,同时也是此次与 cadence 合作所创造的成果与优势,未来将可让共同客户享受 3d 设计架构所带来的优势,同时大幅减省设计整合所需时间。”
cadence 数字与签核事业部研发副总裁 don chan 表示:“随着物联网、人工智能和 5g 应用设计复杂性的日益增加,片上技术自动化对芯片设计师越来越重要。cadence 3d-ic 工作流程与 integrity 3d-ic 平台针对 umc 的混合键合技术进行了优化,为客户提供全面的设计、验证和实现解决方案,使他们能够自信地创建并验证创新的 3d-ic 设计,同时缩短产品推向市场的时间。”
该参考流程以 cadence 的 integrity 3d-ic 平台为核心,围绕高容量、多技术分层的数据库构建而成。该平台在统一的管理平台下提供 3d 设计完整的设计规划、实现和分析。通过在设计初期执行热能、功耗和静态时序分析,可以实现 3d 芯片堆栈中的多个晶粒的同步设计和分析。该流程还支持针对连接精度的系统级布局与原理图(lvs)检查,针对覆盖和对齐的电气规则检查(erc),以及在 3d 堆栈设计结构中的热分布分析。
除了 integrity 3d-ic 平台,cadence 3d-ic 流程还包括 innovus 设计实现系统,quantus 寄生提取解决方案,tempus 时序签核解决方案,pegasus 验证系统,voltus ic 电源完整性解决方案和celsius 热求解器。
典型固态/中间继电器原理与选型要求
物联网行业通用主板—卓越V100
通用磨损性能测试仪简介
基于8086的电子密码锁设计与仿真
我们在光刻机上输的很惨,但我们赢在了刻蚀机上
联华电子和Cadence共同合作开发3D-IC混合键合(hybrid-bonding)参考流程
belkin贝尔金推出3米长USB-C to Lightning数据线
微雪电子树莓派7.8寸电子纸简介
亿纬锂与阿里达成合作 正式入驻阿里云IoT物联网市场
智能机器人哪个品牌好?就选猎户星空
华为又走到了前面,搭载安卓8.0试行,华为Mate 9值得期待
国行版三星note8发布时间确认:晚于苹果iPhone8一天9月13日发布,死磕iPhone8你选谁?
医药工业洁净厂房的电气设计与施工
敦泰科技重磅推出可量产的In
智能车构成和原理(硬件篇)
电动机启停控制电路图大全(多地控制/间歇式循环/三相异步启动停止电路图详解)
全球面板厂商的平板电脑在各世代产线生产策略
内含福利 | 激光+Tour报名启动,会议日程大公开!
剩余电流断路器怎么使用
小米CC9 Pro参数曝光搭载骁龙730G处理器内置电池高达5170mAh