■ heif/hevc图片编码fpga/asic ip
■ 恒速编码,只和图片大小相关
■ 最大分辨率可达32k*32k(可进一步扩展)
■ 架构简洁,无需外部ddrx缓冲
■ 高效压缩,软编压缩效率
■ 帧编码周期数固定,和画面大小成正比,和画面内容及编码质量无关
■ 高速编码,fpga平台单ip实时1080p@60
■ 接近零延迟码流输出,编码源输入完毕,码流即完成输出
■ 无缓冲型cabac熵编码,ctu层级固定周期即编即出,不累积
■ 超高速cabac编码,16bin/cycle猝发速度
■ 独立运行,无需cpu支持
■ 接口简洁,易于系统集成
■ 超低延迟,系统整体延迟固定可控,提升产品体验
■ >1080p@600fps on xilinx vu9p
■ 逻辑资源: ~75k luts (xilinx 7series)/~65k aluts (intel a10)
■ fmax: ~280mhz (xilinx 7series ku)
技术亮点:
得益速度可达16bin/cycle的超高速cabac码流编码,打通了编码速度瓶颈,整体架构上实现了恒速编码,速度只和画面大小成线性关系,不依赖图像内容和编码质量设定,输出码率没有上限限制。
整体架构设计保证编码所有的功能模块在固定周期数内完成,无需外部ddrx缓冲,大大简化了系统集成难度,提高了可靠性。
由于恒速以及固定编码周期的架构设计,帧码流输出和编码源的延迟周期固定,只有几个ctu级别流水延迟,不超过1ms,接近零延迟,且延迟周期固定可计算。
超高画面尺寸支持,可无限扩展,且基本不增加逻辑资源,也无需外部缓冲。
高速编码,中档fpga可实现单ip 1080p@60实时速度。
硬件架构尤其适合集成电路asic设计。
触摸屏技术的特点及在16位单片机中的应用介绍
为什么说台积电能决定华为的“生死”
ROG-STRIX-RX5700XT评测 绝对称得上是顶级的非公版RX5700XT
探讨投资半导体产业的挑战与机遇
博世新推出全球最小汽车应用加速度传感器,用于eCall服务等多种应用
HEIF/HEVC恒速图片编码器 FPGA/ASIC IP
红外摄像机如何维护热相关的装配缺陷
蓝牙Mesh模块相比蓝牙4.2模块有什么优势?怎样选择和应用?
chatgpt怎么用
Chipletz采用芯和半导体Metis工具设计智能基板产品 解决Chiplet先进封装设计中的信号和电源完整性分析挑战
一款可以实现室内UWB技术精确定位的智能手环
通过土壤水分速测仪来研究土壤墒情的变化
苹果7港版价格合人民币4798元 最实惠比国行便宜600元
智慧轨道交通可以解决哪种“城市病”
关于PIC16F877A串口发送任意字符串的问题
NLP如何帮AI摆脱智障之名 突破还乏善可陈
影响LED发光效率的主要因素
显示设备分辨率的提升 带来的将是视觉体验的革命
华为发布了《自动驾驶网络解决方案白皮书》
5G智能硬件及新能源汽车用FPC产能释放