最为常见的分频器分4种分析
分频器是用的最广的一种fpga电路了，我最初使用的是crazybingo的一个任意分频器，可以实现高精度任意分频的一个通用模块，他的思想在于首先指定计数器的位宽比如32位，那么这个计数器的最大值就是2^32=4294967296，
假设系统时钟为50mhz，那么假如要想实现输出频率为fout，那么可以使用的频率控制字为：
k满足关系：
，那么设计计数器在每个时钟上升沿累加的值为k，当计数值为2^31时，clkout=1;否则clkout=0.最终即可以实现任意频率的输出，精度的计算方法为当k=1时，可以得到clkout=0.0116415321826934814453125hz，也即是说可以输出的最小频率为0.011hz
此外我们最为常见的分频器分为以下4种分析：
1.偶数分频
最简单，要想得到分频系数为n的频率输出，设定一个计数器，这个计数器从零开始加1，当加到n/2-1时计数器清零，或者clkout翻转，以此循环，即可实现偶数倍分频。
2.奇数分频（分占空比不确定以及占空比50%）
方法一：分频系数为n，占总比不确定：以三（n）分频为例，上升沿触发计数，计数器计数到1（n-1）/2时输出时钟翻转，计数到2（n-1）时再次翻转。代码为产生1/11占空比为十一分频时钟：在计数值为9和10时均反转时钟，是产生抽样脉冲的有效方法：
always @（posedge clk or posedge rst） begin
if（rst）begin //复位
cnt《=0;
clk_div11《=0;
end
elseif（cnt==9） begin
clk_div11《=~clk_div11; //时钟翻转
cnt《=cnt+1; //继续计数
end
elseif（cnt==10） begin
clk_div11《=~clk_div11; //时钟翻转
cnt《=0; //计数清零
end
else
cnt《=cnt+1;
end
占空比50% ，则可以在上面的基础上，加上一个下降沿触发计数，然后将上升沿和下降沿产生的时钟进行相或运算，即可得到奇数分频输出。
reg clk1;
reg［1:0］cnt1;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
cnt1《=0;
clk1《=0;
end
elseif（cnt1==1） begin
clk1《=~clk1; //时钟翻转
cnt1《=cnt1+1; //继续计数
end
elseif（cnt1==2） begin
clk1《=~clk1; //时钟翻转
cnt1《=0; //计数清零
end
else
cnt1《=cnt1+1;
end
reg clk2;
reg［1:0］cnt2;
always@（negedge clk or posedge rst） begin
if（rst）begin //复位
cnt2《=0;
clk2《=0;
end
elseif（cnt2==1） begin
clk2《=~clk2; //时钟翻转
cnt2《=cnt2+1; //继续计数
end
elseif（cnt2==2） begin
clk2《=~clk2; //时钟翻转
cnt2《=0; //计数清零
end
else
cnt2《=cnt2+1;
end
assign clk_div3=clk1 | clk2; //或运算
方法二：对进行奇数倍n分频时钟，先进行n/2分频，然后在二分频得到（这部分先讲半整数分频）
亲测有效代码：
module modulon_cntr（input clk，rst，output clk_out）;
reg ［1:0］cnt1;
reg ［1:0］cnt2;
reg temp1，temp2;
always@（posedge clk or negedge rst）
begin
if（~rst）
begin
cnt1《=0;
temp1《=0;
end
else
begin
if（cnt1==2）
begin
temp1《=1;
cnt1《=0;
end
else
begin
cnt1《=cnt1+1;
temp1《=0;
end
end
end
always@（negedge clk or negedge rst）
begin
if（~rst）
begin
cnt2《=0;
temp2《=0;
end
else
begin
if（cnt2==2）
begin
temp2《=1;
cnt2《=0;
end
else
begin
cnt2《=cnt2+1;
temp2《=0;
end
end
end
assign clk_out=temp1|temp2;
endmodule
仿真波形：
3.半整数分频
半整数指的是n+0.5分频器设计：先进行模n+1计数，计数到n时输出时钟赋值为1，然后当计数到0时，输出时钟赋值为0，因此保持计数值为n的时间为半个时钟周期即为设计的关键，从中可以发现，计数器是在时钟的上升沿计数，那么我们可以让时钟在计数值为n时，将计数触发时钟翻转，时钟的下降沿变为上升沿，因此计数值为0，所以每产生一个n+0.5分频时钟周期，触发时钟都要翻转一次，以2.5分频为例程序如下：
//异或运算
assignclk_in=clk^clk_div2;
//模3计数器
reg clk_out;
reg ［1:0］cnt;
always@（posedge clk_in or posedge rst） begin
if（rst）begin //复位
cnt《=0;
clk_out《=0;
end
elseif（cnt==1） begin
clk_out《=~clk_out; //时钟翻转
cnt《=cnt+1; //继续计数
end
elseif（cnt==2） begin
clk_out《=~clk_out; //时钟翻转
cnt《=0; //计数清零
end
else
cnt《=cnt+1;
end
//2分频
reg clk_div2;
always@（posedge clk_out or posedge rst） begin
if（rst） clk_div2《=0; //复位
else clk_div2=~clk_div2;
end
那么5.5分频呢：
代码：通用的这里n=5；
module modulon_cntr（clk，clk_div，temp1，temp2）;//n+0.5
input clk;
output clk_div;
reg［31:0］cnt1=0;
reg［31:0］cnt2=0;
output reg temp1，temp2;
initial begin temp1=0;temp2=1;end //首先进行初始化，temp1=0;temp2=1
parameter n=5; //设定分频系数为n+0.5
always @（posedge clk） //temp1上升沿跳变
begin
if（cnt1==2*n） //2*n
begin cnt1［31:0］《=32‘d0;end
else begin cnt1［31:0］《=cnt1［31:0］+32’d1;end
if（cnt1==32‘d0） begin temp1《=1;end //高电平时间为n+1;
if（cnt1==n+1） begin temp1《=0;end //低电平时间为n;
end
always@（negedge clk） //temp2下降沿跳变
begin
if（cnt2==2*n） //2*n
begin cnt2［31:0］《=32’d0;end
else begin cnt2［31:0］《=cnt2［31:0］+32‘d1;end
if（cnt2==32’d0） begin temp2《=0;end //低电平时间为n;
if（cnt2==n） begin temp2《=1;end //高电平时间为n+1;
end
assign clk_div=temp1&&temp2; //逻辑与
endmodule
//如果要进行n+0.5分频
//思路：总的来说要进行n+1+n=2n+1次分频
//在时钟的上升沿和下降沿都进行跳变
//上升沿进行占空比为n+1比n的时钟temp1;
//下降沿进行占空比为n比n+1的时钟temp2;
//最后div=temp1&&temp2 即可得到所需要的半整数分频
仿真波形：
4.任意小数分频
小数分频器的实现方法有很多中，但其基本原理都一样的，即在若干个分频周期中采取某种方法使某几个周期多计或少计一个数，从而在整个计数周期的总体平均意义上获得一个小数分频比。一般而言，这种分频由于分频输出的时钟脉冲抖动很大，故在设计中的使用已经非常少。但是，这也是可以实现的。以8.7倍分频为例，本文仅仅给出双模前置小数分频原理的verilog代码及其仿真图（如图6），具体原理可以参考刘亚海的《基于fpga的小数分频器的实现》以及毛为勇的《基于fpga的任意小数分频器的设计》。
//8分频
reg clk_div8;
reg［2:0］cnt_div8;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
clk_div8《=0;
cnt_div8《=0;
end
elseif（cnt_div8==3‘d7） begin
clk_div8《=1; //置1
cnt_div8《=0;
end
elseif（cnt_div8==3’d0） begin
clk_div8《=0; //置0
cnt_div8《=cnt_div8+1;
end
else
cnt_div8《=cnt_div8+1;
end
//9分频
reg clk_div9;
reg［3:0］cnt_div9;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
clk_div9《=0;
cnt_div9《=0;
end
elseif（cnt_div9==3‘d8） begin
clk_div9《=1; //置1
cnt_div9《=0;
end
elseif（cnt_div9==3’d0） begin
clk_div9《=0; //置0
cnt_div9《=cnt_div9+1;
end
else
cnt_div9《=cnt_div9+1;
end
//控制信号
parameterdiv8num=3;
reg ctrl;
reg［3:0］addvalue;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
ctrl《=0;
addvalue《=10-7;
end
elseif（addvalue《10） begin
ctrl《=0;
addvalue《=addvalue+div8num;
end
else begin
ctrl《=1;
addvalue《=addvalue-10;
end
end
//选择输出
reg clk_out;
always @（ctrlor posedge clk or posedge rst） begin
if（rst） clk_out《=0; //复位
elseif（ctrl） clk_out《=clk_div8;
elseclk_out《=clk_div9;
end
4、总结分频器是fpga的基础，而且在fpga逻辑电路设计的时候是经常使用的，希望大家对以上的整数倍分频和半整数倍分频能熟练掌握
原文标题：关于分频器的fpga实现整理思路
文章出处：【微信公众号：fpga之家】欢迎添加关注！文章转载请注明出处。
从多角度探讨人工智能未来在中国的发展
机房电气及UPS系统介绍，应配合协调
【触觉智能 Purple Pi OH 开发板体验】+2、烧录debian固件体验
红旗盛世国产王牌座驾,濮存昕国产车明星车主，只有红旗盛世这样的车，才最能够衬托出濮存昕的品味与内涵
AI on Horizon到底是什么趋势、定位与未来的详细资料说明
最为常见的分频器分4种分析
Modbus转ProfiNet适配器在污水处理系统中的应用
英伟达旗下全球首款自动驾驶处理器Xavier的开发流程通过评估
全新的冗余SCADA系统——VTScada
基于人工智能的EDA解决工程量问题
MP3音质的六个重要参数
千兆光模块和万兆光模块有什么不同
实现自动化就可以算作智能家居吗
寒武纪开盘暴涨350%，市值突破1000亿
华为畅享9评测 够用一族的实用千元机
机械硬盘的缓存是不是越大越好_机械硬盘的接口类型
小型云计算赛道开创者，etsme让每个人拥有自己的云计算中心
ARM工控类主板的未来发展趋势将会如何
可控硅交流稳压器
LED显示屏频出手，打起产品差异化战！
假设系统时钟为50mhz，那么假如要想实现输出频率为fout，那么可以使用的频率控制字为：
k满足关系：
，那么设计计数器在每个时钟上升沿累加的值为k，当计数值为2^31时，clkout=1;否则clkout=0.最终即可以实现任意频率的输出，精度的计算方法为当k=1时，可以得到clkout=0.0116415321826934814453125hz，也即是说可以输出的最小频率为0.011hz
此外我们最为常见的分频器分为以下4种分析：
1.偶数分频
最简单，要想得到分频系数为n的频率输出，设定一个计数器，这个计数器从零开始加1，当加到n/2-1时计数器清零，或者clkout翻转，以此循环，即可实现偶数倍分频。
2.奇数分频（分占空比不确定以及占空比50%）
方法一：分频系数为n，占总比不确定：以三（n）分频为例，上升沿触发计数，计数器计数到1（n-1）/2时输出时钟翻转，计数到2（n-1）时再次翻转。代码为产生1/11占空比为十一分频时钟：在计数值为9和10时均反转时钟，是产生抽样脉冲的有效方法：
always @（posedge clk or posedge rst） begin
if（rst）begin //复位
cnt《=0;
clk_div11《=0;
end
elseif（cnt==9） begin
clk_div11《=~clk_div11; //时钟翻转
cnt《=cnt+1; //继续计数
end
elseif（cnt==10） begin
clk_div11《=~clk_div11; //时钟翻转
cnt《=0; //计数清零
end
else
cnt《=cnt+1;
end
占空比50% ，则可以在上面的基础上，加上一个下降沿触发计数，然后将上升沿和下降沿产生的时钟进行相或运算，即可得到奇数分频输出。
reg clk1;
reg［1:0］cnt1;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
cnt1《=0;
clk1《=0;
end
elseif（cnt1==1） begin
clk1《=~clk1; //时钟翻转
cnt1《=cnt1+1; //继续计数
end
elseif（cnt1==2） begin
clk1《=~clk1; //时钟翻转
cnt1《=0; //计数清零
end
else
cnt1《=cnt1+1;
end
reg clk2;
reg［1:0］cnt2;
always@（negedge clk or posedge rst） begin
if（rst）begin //复位
cnt2《=0;
clk2《=0;
end
elseif（cnt2==1） begin
clk2《=~clk2; //时钟翻转
cnt2《=cnt2+1; //继续计数
end
elseif（cnt2==2） begin
clk2《=~clk2; //时钟翻转
cnt2《=0; //计数清零
end
else
cnt2《=cnt2+1;
end
assign clk_div3=clk1 | clk2; //或运算
方法二：对进行奇数倍n分频时钟，先进行n/2分频，然后在二分频得到（这部分先讲半整数分频）
亲测有效代码：
module modulon_cntr（input clk，rst，output clk_out）;
reg ［1:0］cnt1;
reg ［1:0］cnt2;
reg temp1，temp2;
always@（posedge clk or negedge rst）
begin
if（~rst）
begin
cnt1《=0;
temp1《=0;
end
else
begin
if（cnt1==2）
begin
temp1《=1;
cnt1《=0;
end
else
begin
cnt1《=cnt1+1;
temp1《=0;
end
end
end
always@（negedge clk or negedge rst）
begin
if（~rst）
begin
cnt2《=0;
temp2《=0;
end
else
begin
if（cnt2==2）
begin
temp2《=1;
cnt2《=0;
end
else
begin
cnt2《=cnt2+1;
temp2《=0;
end
end
end
assign clk_out=temp1|temp2;
endmodule
仿真波形：
3.半整数分频
半整数指的是n+0.5分频器设计：先进行模n+1计数，计数到n时输出时钟赋值为1，然后当计数到0时，输出时钟赋值为0，因此保持计数值为n的时间为半个时钟周期即为设计的关键，从中可以发现，计数器是在时钟的上升沿计数，那么我们可以让时钟在计数值为n时，将计数触发时钟翻转，时钟的下降沿变为上升沿，因此计数值为0，所以每产生一个n+0.5分频时钟周期，触发时钟都要翻转一次，以2.5分频为例程序如下：
//异或运算
assignclk_in=clk^clk_div2;
//模3计数器
reg clk_out;
reg ［1:0］cnt;
always@（posedge clk_in or posedge rst） begin
if（rst）begin //复位
cnt《=0;
clk_out《=0;
end
elseif（cnt==1） begin
clk_out《=~clk_out; //时钟翻转
cnt《=cnt+1; //继续计数
end
elseif（cnt==2） begin
clk_out《=~clk_out; //时钟翻转
cnt《=0; //计数清零
end
else
cnt《=cnt+1;
end
//2分频
reg clk_div2;
always@（posedge clk_out or posedge rst） begin
if（rst） clk_div2《=0; //复位
else clk_div2=~clk_div2;
end
那么5.5分频呢：
代码：通用的这里n=5；
module modulon_cntr（clk，clk_div，temp1，temp2）;//n+0.5
input clk;
output clk_div;
reg［31:0］cnt1=0;
reg［31:0］cnt2=0;
output reg temp1，temp2;
initial begin temp1=0;temp2=1;end //首先进行初始化，temp1=0;temp2=1
parameter n=5; //设定分频系数为n+0.5
always @（posedge clk） //temp1上升沿跳变
begin
if（cnt1==2*n） //2*n
begin cnt1［31:0］《=32‘d0;end
else begin cnt1［31:0］《=cnt1［31:0］+32’d1;end
if（cnt1==32‘d0） begin temp1《=1;end //高电平时间为n+1;
if（cnt1==n+1） begin temp1《=0;end //低电平时间为n;
end
always@（negedge clk） //temp2下降沿跳变
begin
if（cnt2==2*n） //2*n
begin cnt2［31:0］《=32’d0;end
else begin cnt2［31:0］《=cnt2［31:0］+32‘d1;end
if（cnt2==32’d0） begin temp2《=0;end //低电平时间为n;
if（cnt2==n） begin temp2《=1;end //高电平时间为n+1;
end
assign clk_div=temp1&&temp2; //逻辑与
endmodule
//如果要进行n+0.5分频
//思路：总的来说要进行n+1+n=2n+1次分频
//在时钟的上升沿和下降沿都进行跳变
//上升沿进行占空比为n+1比n的时钟temp1;
//下降沿进行占空比为n比n+1的时钟temp2;
//最后div=temp1&&temp2 即可得到所需要的半整数分频
仿真波形：
4.任意小数分频
小数分频器的实现方法有很多中，但其基本原理都一样的，即在若干个分频周期中采取某种方法使某几个周期多计或少计一个数，从而在整个计数周期的总体平均意义上获得一个小数分频比。一般而言，这种分频由于分频输出的时钟脉冲抖动很大，故在设计中的使用已经非常少。但是，这也是可以实现的。以8.7倍分频为例，本文仅仅给出双模前置小数分频原理的verilog代码及其仿真图（如图6），具体原理可以参考刘亚海的《基于fpga的小数分频器的实现》以及毛为勇的《基于fpga的任意小数分频器的设计》。
//8分频
reg clk_div8;
reg［2:0］cnt_div8;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
clk_div8《=0;
cnt_div8《=0;
end
elseif（cnt_div8==3‘d7） begin
clk_div8《=1; //置1
cnt_div8《=0;
end
elseif（cnt_div8==3’d0） begin
clk_div8《=0; //置0
cnt_div8《=cnt_div8+1;
end
else
cnt_div8《=cnt_div8+1;
end
//9分频
reg clk_div9;
reg［3:0］cnt_div9;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
clk_div9《=0;
cnt_div9《=0;
end
elseif（cnt_div9==3‘d8） begin
clk_div9《=1; //置1
cnt_div9《=0;
end
elseif（cnt_div9==3’d0） begin
clk_div9《=0; //置0
cnt_div9《=cnt_div9+1;
end
else
cnt_div9《=cnt_div9+1;
end
//控制信号
parameterdiv8num=3;
reg ctrl;
reg［3:0］addvalue;
always@（posedge clk or posedge rst） begin
if（rst）begin //复位
ctrl《=0;
addvalue《=10-7;
end
elseif（addvalue《10） begin
ctrl《=0;
addvalue《=addvalue+div8num;
end
else begin
ctrl《=1;
addvalue《=addvalue-10;
end
end
//选择输出
reg clk_out;
always @（ctrlor posedge clk or posedge rst） begin
if（rst） clk_out《=0; //复位
elseif（ctrl） clk_out《=clk_div8;
elseclk_out《=clk_div9;
end
4、总结分频器是fpga的基础，而且在fpga逻辑电路设计的时候是经常使用的，希望大家对以上的整数倍分频和半整数倍分频能熟练掌握
原文标题：关于分频器的fpga实现整理思路
文章出处：【微信公众号：fpga之家】欢迎添加关注！文章转载请注明出处。
从多角度探讨人工智能未来在中国的发展
机房电气及UPS系统介绍，应配合协调
【触觉智能 Purple Pi OH 开发板体验】+2、烧录debian固件体验
红旗盛世国产王牌座驾,濮存昕国产车明星车主，只有红旗盛世这样的车，才最能够衬托出濮存昕的品味与内涵
AI on Horizon到底是什么趋势、定位与未来的详细资料说明
最为常见的分频器分4种分析
Modbus转ProfiNet适配器在污水处理系统中的应用
英伟达旗下全球首款自动驾驶处理器Xavier的开发流程通过评估
全新的冗余SCADA系统——VTScada
基于人工智能的EDA解决工程量问题
MP3音质的六个重要参数
千兆光模块和万兆光模块有什么不同
实现自动化就可以算作智能家居吗
寒武纪开盘暴涨350%，市值突破1000亿
华为畅享9评测 够用一族的实用千元机
机械硬盘的缓存是不是越大越好_机械硬盘的接口类型
小型云计算赛道开创者，etsme让每个人拥有自己的云计算中心
ARM工控类主板的未来发展趋势将会如何
可控硅交流稳压器
LED显示屏频出手，打起产品差异化战！