带你了解TI的DSP入门芯片TMS320F28335
作为一个电子硬件工程师，怎么不能懂dsp，或者我们中有一些同学对dsp的理解还不是很多，今天就让我们给大家介绍一个dsp的入门芯片，来自ti的tms320f28335。相信看过了这一系列的内容，大家会对dsp有初步的了解。
tms320f28335简介：
tms320f28335采用176引脚lqfp四边形封装，其功能结构参见参考文献。其主要性能如下：
高性能的静态cmos技术，指令周期为6．67 ns，主频达150 mhz；
高性能的32位cpu，单精度浮点运算单元（fpu），采用哈佛流水线结构，能够快速执行中断响应，并具有统一的内存管理模式，可用c／c++语言实现复杂的数学算法；
6通道的dma控制器；
片上256 kxl6的flash存储器，34 kxl6的saram存储器．1 kx16 otprom和8 kxl6的boot rom。其中flash，otprom，16 kxl6的saram均受密码保护；
控制时钟系统具有片上振荡器，看门狗模块，支持动态pll调节，内部可编程锁相环，通过软件设置相应寄存器的值改变cpu的输入时钟频率；
8个外部中断，相对tms320f281x系列的dsp，无专门的中断引脚。gpi00~gpi063连接到该中断。gpi00一gpi031连接到xintl，xint2及xnmi外部中断，gpl032~gpi063连接到xint3一xint7外部中断；
支持58个外设中断的外设中断扩展控制器（pie），管理片上外设和外部引脚引起的中断请求；
增强型的外设模块：18个pwm输出，包含6个高分辨率脉宽调制模块（hrpwm）、6个事件捕获输入，2通道的正交调制模块（qep）；
3个32位的定时器，定时器0和定时器1用作一般的定时器，定时器0接到pie模块，定时器1接到中断intl3；定时器2用于dsp／bios的片上实时系统，连接到中断intl4，如果系统不使用dsp／bios，定时器2可用于一般定时器；
串行外设为2通道can模块、3通道sci模块、2个mcbsp（多通道缓冲串行接口）模块、1个spi模块、1个i2c主从兼容的串行总线接口模块；
12位的a／d转换器具有16个转换通道、2个采样保持器、内外部参考电压，转换速度为80 ns，同时支持多通道转换；
88个可编程的复用gpio引脚；
低功耗模式；
1．9 v内核，3．3 v i／o供电；
符合ieeell49．1标准的片内扫描仿真接口（jtag）；tms320f28335的存储器映射需注意以下几点：
片上外设寄存器块0~3只能用于数据存储区，用户不能在该存储区内写入程序。
otp rom区（0x38 0000~0x38 03ff）为只读空间，存储a/d转换器的校准程序，用户不能对此空间写入程序。
即使不应用ecan模块，也应使能时钟模块，将为ecan分配的ram空间用作一般ram。
如果设置安全代码，存储器区域ox33ff80~0x33fff5需全部写入数据0x0000，而不能用于存储程序或数据。反之，0x33ff80~ox33fef可以存储数据或程序，其中0x33fff0~ox33fff5只能存储数据。
仿真工具和开发环境：
tms320f28335开发工具有：标准的优化c／c++编译／汇编／连接器，ccs集成开发环境，评估板和xds510仿真器。其中ccs是一个界面友好，功能完善的集成的开发平台，具有编辑、汇编、编译、软硬件仿真调试功能。
tms320f28335 的adc：
tms320f28335上有16通道、12位的模数转换器adc。他可以被配置为两个独立的8通道输入模式，也可以通过配置adcregs.adctrl1.bit.seq_casc=1，将其设置为一个16通道的级联输入模式。输入的方式可以通过配置 adcregs.adctrl1.bit.acq_ps=1，将其设置为顺序采集。即从低通道开始到高通道结束。 值得注意的是片上adc的输入电压范围为0--3v，一旦超过3v，片上的adc模块将会被烧掉。ti上的datasheet介绍其adc的精度可达到12位，实际上达到不了。经测试，我们估计最好的时候可以达到11位就不错了。下面我们来简单介绍一下adc模块的原理。其数字值由下面公司来计算，其中公式中的3为片内参考电压digital value=4096*（input analog voltage-adclo）/3 ；（when 0 v 《 input 《 3 v）。adc可以分为seq1和seq2两个模块，其中seq1包括adcin00--adcin07；seq2包括adcin08--adcin15。seq1模块可以通过软件、pwm、外部中断引脚来启动，而seq2不可以通过外部中断引脚来启动。另外就是adc可以与dma进行数据交换。
tms320f28335 的时钟介绍：
tms320f28335上有一个基于pll电路的片上时钟模块，为cpu及外设提供时钟有两种方式：一种是用外部的时钟源，将其连接到x1引脚上或者xclkin引脚上，x2接地；另一种是使用振荡器产生时钟，用30mhz的晶体和两个20pf的电容组成的电路分别连接到x1和x2引脚上，xclkin引脚接地。我们常用第二种来产生时钟。此时钟将通过一个内部pll锁相环电路，进行倍频。由于f28335的最大工作频率是150m，所以倍频值最大是5。其中倍频值由pllcr的低四位和pllsts的第7、8位来决定。其详细的倍频值可以参照tms320f28335的datasheet。下面是f28335的时钟设置：
void initpll（uint16 val， uint16 divsel）
{
// make sure the pll is not running in limp mode
if （sysctrlregs.pllsts.bit.mclksts ！= 0）
{
// missing external clock has been detected
// replace this line with a call to an appropriate
// systemshutdown（）; function.
asm（“ estop0”）;
}
// divsel must be 0 before pllcr can be changed from
// 0x0000. it is set to 0 by an external reset xrsn
// this puts us in 1/4
if （sysctrlregs.pllsts.bit.divsel ！= 0）
{
eallow;
sysctrlregs.pllsts.bit.divsel = 0;
edis;
}
// change the pllcr
if （sysctrlregs.pllcr.bit.div ！= val）
{
eallow;
// before setting pllcr turn off missing clock detect logic
sysctrlregs.pllsts.bit.mclkoff = 1;
sysctrlregs.pllcr.bit.div = val;
edis;
// optional： wait for pll to lock.
// during this time the cpu will switch to oscclk/2 until
// the pll is stable. once the pll is stable the cpu will
// switch to the new pll value.
//
// this time-to-lock is monitored by a pll lock counter.
//
// code is not required to sit and wait for the pll to lock.
// however， if the code does anything that is timing critical，
// and requires the correct clock be locked， then it is best to
// wait until this switching has completed.
// wait for the pll lock bit to be set.
// the watchdog should be disabled before this loop， or fed within
// the loop via servicedog（）。
// uncomment to disable the watchdog
disabledog（）;
while（sysctrlregs.pllsts.bit.plllocks ！= 1）
{
// uncomment to service the watchdog
// servicedog（）;
}
eallow;
sysctrlregs.pllsts.bit.mclkoff = 0;
edis;
}
// if switching to 1/2
if（（divsel == 1）||（divsel == 2））
{
eallow;
sysctrlregs.pllsts.bit.divsel = divsel;
edis;
}
// if switching to 1/1
// * first go to 1/2 and let the power settle
// the time required will depend on the system， this is only an example
// * then switch to 1/1
if（divsel == 3）
{
eallow;
sysctrlregs.pllsts.bit.divsel = 2;
delay_us（50l）;
sysctrlregs.pllsts.bit.divsel = 3;
edis;
}
}
tms320f28335 的外部中断总结：
在这里我们要十分清楚dsp的中断系统。c28xx一共有16个中断源，其中有2个不可屏蔽的中断reset和nmi、定时器1和定时器2分别使用中断13和14。这样还有12个中断都直接连接到外设中断扩展模块pie上。说的简单一点就是pie通过12根线与28335核的12个中断线相连。而pie的另外一侧有12*8根线分别连接到外设，如ad、spi、exint等等。这样pie共管理12*8=96个外部中断。这12组大中断由28335核的中断寄存器ier来控制，即ier确定每个中断到底属于哪一组大中断（如ier |= m_int12;说明我们要用第12组的中断，但是第12组里面的什么中断cpu并不知道需要再由pieier确定 ）。接下来再由pie模块中的寄存器pieier中的低8确定该中断是这一组的第几个中断，这些配置都要告诉cpu（我们不难想象到pieier共有12总即从pieier1-pieier12）。另外，pie模块还有中断标志寄存器pieifr，同样它的低8位是来自外部中断的8个标志位，同样cpu的ifr寄存器是中断组的标志寄存器。由此看来，cpu的所有中断寄存器控制12组的中断，pie的所有中断寄存器控制每组内8个的中断。除此之外，我们用到哪一个外部中断，相应的还有外部中断的寄存器，需要注意的就是外部中断的标志要自己通过软件来清零。而pie和cpu的中断标志寄存器由硬件来清零。
eallow; // this is needed to write to eallow protected registers
pievecttable.xint2 = &isrexint; //告诉中断入口地址
edis; // this is needed to disable write to eallow protected registers
piectrlregs.piectrl.bit.enpie = 1; // enable the pie block使能pie
piectrlregs.pieier1.bit.intx5= 1; //使能第一组中的中断5
ier |= m_int1; // enable cpu 第一组中断
eint; // enable global interrupt intm
ertm; // enable global realtime interrupt dbgm
也就是说，12组中的每个中断都要完成上面的相同配置，剩下的才是去配置自己的中断。如我们提到的exint，即外面来个低电平我们就进入
中断，完成我们的程序。在这里要介绍一下，dsp的gpio口都可以配置为外部中断口，其配置方法如下：
gpioctrlregs.gpbmux2.bit.gpio54 = 0; //选择他们是gpio口
gpioctrlregs.gpbmux2.bit.gpio55 = 0;
gpioctrlregs.gpbmux2.bit.gpio56 = 0;
gpioctrlregs.gpbmux2.bit.gpio57 = 0;
gpioctrlregs.gpbdir.bit.gpio54 = 0;//选择他们都是输入口
gpioctrlregs.gpbdir.bit.gpio55 = 0;
gpioctrlregs.gpbdir.bit.gpio56 = 0;
gpioctrlregs.gpbdir.bit.gpio57 = 0;
gpioctrlregs.gpbqsel2.bit.gpio54= 0;//gpio时钟和系统时钟一样且支持gpio
gpioctrlregs.gpbqsel2.bit.gpio55= 0;
gpioctrlregs.gpbqsel2.bit.gpio56= 0;
gpioctrlregs.gpbqsel2.bit.gpio57= 0;
gpiointregs.gpioxint3sel.bit.gpiosel = 54;//中断3选择gpio
gpiointregs.gpioxint4sel.bit.gpiosel = 55;
gpiointregs.gpioxint5sel.bit.gpiosel = 56;
gpiointregs.gpioxint6sel.bit.gpiosel = 57;
xintruptregs.xint3cr.bit.polarity= 0;//触发模式为下降沿触发
xintruptregs.xint4cr.bit.polarity= 0;
xintruptregs.xint5cr.bit.polarity= 0;
xintruptregs.xint6cr.bit.polarity= 0;
xintruptregs.xint3cr.bit.enable = 1;//使能中断
xintruptregs.xint4cr.bit.enable = 1;
xintruptregs.xint5cr.bit.enable = 1;
xintruptregs.xint6cr.bit.enable = 1;
注意一点就是外部中断1和2只能对gpio0—gpio31配置；外部中断3和4、5、6、7只对gpio32—gpio63配置。
基于tms320f28335信号处理板的设计与实现
硬件系统设计
1．1 方案概述
该系统主要功能是dsc通过adc采样芯片对12路模拟信号进行同时采样。在dsc中进行数据处理后通过异步串行收发器上传到上位机。同时，上位机也可以通过异步收发器向dsc发送预先制定的命令，来控制信号处理板的工作模式和状态。
按照功能要求，整个硬件电路可分为3部分：电源模块、数字部分和模拟部分。其功能结构框图如图1所示。
1．2 电源模块设计
整个处理板的外部输入电压为5 v和±12 v，分别通过对应的电压转换芯片为模拟和数字部分提供不同的电压幅值。对于数字部分，电源模块需要为dsc提供1．9 v的核电压，同时为dsc的外围和其他芯片提供3．3 v的外围电压。本系统选用lt1963aes8集成芯片提供1．9 v，lt1963aest-3．3集成芯片提供3．3 v。对于模拟部分，系统要求输入adc的信号幅值范围在±12v内，所以系统分别选用lt1086it-12和lt11 75it把输入的±15v电压转换成±12v。
1．3 数字电路设计
数字部分电路主要是以dsc为中心的应用电路。该部分主要是对adc传送的数据进行处理、存储，同时完成dsc同上位机的通信和数据传输。由图1可以看到，它包含以下几个部分。外围sram扩展，eeprom扩展电路，sci上位机通信接口电路。
1．3．1 外围sram扩展
考虑到tms320f28335片内的ram资源有限，加上程序空间和数据空间ram仅为34 kb，16位数据宽度，从而需要对片内的ram进行扩展，来满足较大量程序的运行。本系统选用cypress公司的cy7c1011cv33-12zsxe集成芯片，利用tms320f28335提供的xintf接口完成片外ram的扩展。
xintf是tms320f28335所提供的一个非复用异步总线，用来完成外部异步器件的扩展。xintf可以映射外设到3个固定的内存映射区域，当外部资源挂接到某个区域时，则需要通过xintf的一个片选信号来进行外部资源的选定。
cy7c1011cv33-12zsxe是一个cmos的静态ram存储器，其容量大小为64 kb，16位数据宽度。图2是外围sram扩展电路连接图。
如图2所示，本系统选用zone7区域作为ram的外围扩展。dsc通过其xzcs7管脚向片外sram发送片选信号。we信号用来控制dsc对片外sram的读写，当dsc的xweo管脚为低电平，则dsc对片外ram进行读写操作；xweo为高电平，同时dsc的xrd管脚为低电平，则为读操作。
1．3．2 eeprom扩展
考虑到系统在加电后，需要对一些设备的状态进行一些初始化，而这些初始化的数据在设备运转时又需要不断改变。因此，在设备运转过程中，实时将数据加以保存，以至于设备断电后数据依旧存在。本系统利用tms320f28335的spi接口外扩了一个eeprom保存设备运转时实时获取的初始化数据。本系统选用atmel公司的at25160集成芯片。该芯片的容量为2 kb，其宽度为8位数据宽度。模块电路如图3所示。
如图3所示，dsc通过spistea管脚发送片选信号选中eeprom，通过spiclka管脚发送spi传输时钟，而数据的写入和读出则分别通过spis-imoa和spisomia管脚完成。eeprom中的hold管脚用来暂停与主设备间串行数据传输，wp管脚则用来进行对eeprom的写保护，如果其为低电平，则主机无法向其写人数据。系统对两管脚输入高电平，保证eeprom在读写操作过程中一直可以进行而不被中断。
1．3．3 sci上位机通信接口
为了实现上位机同dsc异步的通信和数据传输，本系统利用tms320f28335所提供的sci接口来完成所需要求。sci是一个2线的异步串行端口，即常说的uart。其数据的收发支持全双工通信，内部收发均有一个16级的fifo来缓存数据。为了保证数据可靠，sci提供奇偶校验，数据溢出检测等操作。sci接口输出信号的电平是lv—ttl电气标准，通过rs232收发转换器加以驱动，获得rs232电气标准的信号，以便上位机接收。
1．4 模拟电路设计
模拟部分电路主要是以adc为中心的应用电路。其主要实现模拟信号的处理，采集等工作。其中核心部分为ad转换。
ad转换部分，主要是通过数字采样来完成模拟信号到数字信号的转变。本系统选用的adc芯片是美国模拟电气公司的ad7656。模数转换芯片ad7656是高集成度、6通道6 bit逐次逼近（sar）型adc，内含1个2．5 v基准电压和基准缓冲器。该器件的功耗比最接近的同类双极性adc降低了60％。ad7656在每通道250kb·s-1采样速率下的精度是同类产品的两倍。可以由引脚和软件选择模拟电压范围：10 v或5 v；模拟电源电压范围为4．75～5．25 v，因而大范围的工作电压使其无需电平转换等其他措施便可以直接与dsc相连；提供有并行和串行接口。可以工作在-40～85℃。标准模式5 v供电，250 kb·s-1时的功耗为140 mw，待机时仅为100μw。基于icoms技术制造的ad7656可以满足工业领域对分辨率、多通道、转换速率和功耗等方面的较高要求。
ad7656支持和dsc的并口、串口数据传输，通过ser／par sel管脚的高低电平的选择，来控制采样后数字信号的传输方式。当其为高电平，则使用串行传输方式，反之则使用并行传输方式。本系统选用并行传输方式。在具体的转换过程中，每片ad7656内部的6条采样通路可以分为a、b、c共3组，其中每组通路包含2路通路。3组通路可以同时采样，也可以单独采样，而每组内的两条通路同时采样。管脚convsta，convstb，convstc分别用来对a、b、c采样通路进行控制。当一个上升沿电平到达任一管脚，则该管脚对应模数转换的2路通路被启动，开始完成模数转换。当把三管脚连接，3组采样通路，即所有的6条采样通路同时采样。系统选用3组通路同时采样。
当dsc连接有多片adc时，则需要通过cs片选管脚来进行adc的选择。当采样开始，busy管脚将从低电平变为高电平，在整个采样的过程中，busy一直保持高电平，当采样结束，busy则从高电平变为低电平，此时dsc就可以开始读取数据。本系统则利用该管脚作为dsc外部中断源的输入管脚。当busy上电平由高变低，则通知dsc产生中断，来进行数据的读取。
本系统选用2片ad7656完成12路数据采样，通过dsc的xintf zone6把adc设备映射到dsc上，进行数据传输。通过地址译码和逻辑控制实现2片adc同dsc的连接。具体结构如图4所示。
图4中左下角为逻辑部分，通过dsc的地址线ba17和ba18完成对adc的选择。可以得到adc0和adc1在dsc中的地址映射为0x180000和0x1400 00。而外部输入40 khz的时钟，作为adc的采样频率。两个adc对应dsc的同一个中断，当任意一片adc采样完毕，都会引起dsc的中断，从而进行采样数据的读取。
2.系统软件设计
如前所述，整个信号处理板一共有12路模拟信号通路，通过传感器接收到12路模拟信号。2片ad7656把12路模拟信号转换为数字信号传送给tms320f28335，在tms320f28335中对这些采集到的数据做相应处理后通过sci传送给上位机。同时对有必要保存的数据通过spi接口保存到eeprom中。整个采集、通信过程由上位机发送相关的命令来加以控制。程序的流程如图5所示。
在主函数中，程序首先完成相应模块的初始化，设定好cpu运行的时钟，选定好各个模块的工作模式，然后读取eeprom中的设备初始化数据，后进行入等待状态。此时cpu等待adc采样的数据，当adc采样过程结束，则进入adc中断响应函数，在此函数中，主要完成数据的读取，对于小信号，通过程控放大器放大其幅值，然后存储到自定义的缓存区中。两个串口工作方式均由上位机发送命令，从而触发sci的串口收中断服务函数。然后在中断服务函数中完成对应命令要求。系统选用串口1完成采集数据向上位机的传输，串口0完成向eeprom发送需保存的数据和一些相关操作。而sci0和sci1分别对应dsc外设中断的int9．1和int9．3，外部中断xint1对应int1．4。程序设置两个串口的传输速率均为38．4 kb·s-1。
在设备工作时，由于sci1的中断源是上位机的命令发送，系统规定上位机每20ms发送一个数据接受命令，因此sci1的中断响应周期为td= 20 ms。而由于采样率为40 khz，因此adc的中断服务函数响应周期为0．025 ms。系统规定采集一组数据的个数为50，那么采集一组数据的时间即为tc=1．25 ms，所以在一次sci1中断过程中，adc会采集16组数据。考虑到串口传输的波特率为38．4kb·s-1，因此传送一个16位的数据时间为tt=0．417 ms。而一组数据采集时间加上串口数据传输的时间为tc+tt=1．667 ms《4 结束语
所设计的信号处理板以tms320f28335为核心处理器，利用ad7656完成模拟信号采样的功能硬件平台。tms320f28335片内集成了丰富的外围资源，通过驱动软件的配置和硬件系统的设计，可以方便、高效地完成大量数字信号的处理和运算。ad7656的6路模拟信号采集和16位高精度的模拟信号采样，较好地完成了模拟信号的数字化转换，减少了模拟信号采样的失真。实验证明，信号处理板所采集到的数字信号的误差值约为1．37 mv，可达14位的采样精度。
示波器如何利用好？
51单片机1s延时程序设计的详细资料说明
波音宣布将在北京大兴国际机场免费提供机场移动地图功能
福田智蓝展出氢燃料电池产品，以行业尖端技术引领新能源商用车发展潮流
ios11发正式版推送了：iphone6升级ios11正式版体验，有轻微卡顿你升不升呢？
带你了解TI的DSP入门芯片TMS320F28335
蔚来汽车首款量产车型ES8交付速度加速，产能稳步增长
什么是CAD (Computer Aided Design)
小牛电动发布首款跨骑电动摩托车RQi 时速最高可达160km/h
如何用单片机控制220V交流电的通断？
谐振电感升压DC/DC转换器
中性线与零线的区别
国产FPGA再获助力 上海安路D轮融资获得大基金领投
用于提高前照灯效率的LED控制器
Li-O2电池的工作机理和电极设计
魅族Note8评测 一款合格的千元机
现代汽车旗下Supernal推出电动飞行出租车S-A2
openEuler Developer Day 2023成功举办 麒麟软件助力基础软件突破创新
欧司朗推出世界首款混合型 LED Eviyos，可为智能车头灯提供 1,000 多个可独立控制的像素
鼎茂科技发布全域智能运维产品，进阶AIOps2.0
tms320f28335简介：
tms320f28335采用176引脚lqfp四边形封装，其功能结构参见参考文献。其主要性能如下：
高性能的静态cmos技术，指令周期为6．67 ns，主频达150 mhz；
高性能的32位cpu，单精度浮点运算单元（fpu），采用哈佛流水线结构，能够快速执行中断响应，并具有统一的内存管理模式，可用c／c++语言实现复杂的数学算法；
6通道的dma控制器；
片上256 kxl6的flash存储器，34 kxl6的saram存储器．1 kx16 otprom和8 kxl6的boot rom。其中flash，otprom，16 kxl6的saram均受密码保护；
控制时钟系统具有片上振荡器，看门狗模块，支持动态pll调节，内部可编程锁相环，通过软件设置相应寄存器的值改变cpu的输入时钟频率；
8个外部中断，相对tms320f281x系列的dsp，无专门的中断引脚。gpi00~gpi063连接到该中断。gpi00一gpi031连接到xintl，xint2及xnmi外部中断，gpl032~gpi063连接到xint3一xint7外部中断；
支持58个外设中断的外设中断扩展控制器（pie），管理片上外设和外部引脚引起的中断请求；
增强型的外设模块：18个pwm输出，包含6个高分辨率脉宽调制模块（hrpwm）、6个事件捕获输入，2通道的正交调制模块（qep）；
3个32位的定时器，定时器0和定时器1用作一般的定时器，定时器0接到pie模块，定时器1接到中断intl3；定时器2用于dsp／bios的片上实时系统，连接到中断intl4，如果系统不使用dsp／bios，定时器2可用于一般定时器；
串行外设为2通道can模块、3通道sci模块、2个mcbsp（多通道缓冲串行接口）模块、1个spi模块、1个i2c主从兼容的串行总线接口模块；
12位的a／d转换器具有16个转换通道、2个采样保持器、内外部参考电压，转换速度为80 ns，同时支持多通道转换；
88个可编程的复用gpio引脚；
低功耗模式；
1．9 v内核，3．3 v i／o供电；
符合ieeell49．1标准的片内扫描仿真接口（jtag）；tms320f28335的存储器映射需注意以下几点：
片上外设寄存器块0~3只能用于数据存储区，用户不能在该存储区内写入程序。
otp rom区（0x38 0000~0x38 03ff）为只读空间，存储a/d转换器的校准程序，用户不能对此空间写入程序。
即使不应用ecan模块，也应使能时钟模块，将为ecan分配的ram空间用作一般ram。
如果设置安全代码，存储器区域ox33ff80~0x33fff5需全部写入数据0x0000，而不能用于存储程序或数据。反之，0x33ff80~ox33fef可以存储数据或程序，其中0x33fff0~ox33fff5只能存储数据。
仿真工具和开发环境：
tms320f28335开发工具有：标准的优化c／c++编译／汇编／连接器，ccs集成开发环境，评估板和xds510仿真器。其中ccs是一个界面友好，功能完善的集成的开发平台，具有编辑、汇编、编译、软硬件仿真调试功能。
tms320f28335 的adc：
tms320f28335上有16通道、12位的模数转换器adc。他可以被配置为两个独立的8通道输入模式，也可以通过配置adcregs.adctrl1.bit.seq_casc=1，将其设置为一个16通道的级联输入模式。输入的方式可以通过配置 adcregs.adctrl1.bit.acq_ps=1，将其设置为顺序采集。即从低通道开始到高通道结束。 值得注意的是片上adc的输入电压范围为0--3v，一旦超过3v，片上的adc模块将会被烧掉。ti上的datasheet介绍其adc的精度可达到12位，实际上达到不了。经测试，我们估计最好的时候可以达到11位就不错了。下面我们来简单介绍一下adc模块的原理。其数字值由下面公司来计算，其中公式中的3为片内参考电压digital value=4096*（input analog voltage-adclo）/3 ；（when 0 v 《 input 《 3 v）。adc可以分为seq1和seq2两个模块，其中seq1包括adcin00--adcin07；seq2包括adcin08--adcin15。seq1模块可以通过软件、pwm、外部中断引脚来启动，而seq2不可以通过外部中断引脚来启动。另外就是adc可以与dma进行数据交换。
tms320f28335 的时钟介绍：
tms320f28335上有一个基于pll电路的片上时钟模块，为cpu及外设提供时钟有两种方式：一种是用外部的时钟源，将其连接到x1引脚上或者xclkin引脚上，x2接地；另一种是使用振荡器产生时钟，用30mhz的晶体和两个20pf的电容组成的电路分别连接到x1和x2引脚上，xclkin引脚接地。我们常用第二种来产生时钟。此时钟将通过一个内部pll锁相环电路，进行倍频。由于f28335的最大工作频率是150m，所以倍频值最大是5。其中倍频值由pllcr的低四位和pllsts的第7、8位来决定。其详细的倍频值可以参照tms320f28335的datasheet。下面是f28335的时钟设置：
void initpll（uint16 val， uint16 divsel）
{
// make sure the pll is not running in limp mode
if （sysctrlregs.pllsts.bit.mclksts ！= 0）
{
// missing external clock has been detected
// replace this line with a call to an appropriate
// systemshutdown（）; function.
asm（“ estop0”）;
}
// divsel must be 0 before pllcr can be changed from
// 0x0000. it is set to 0 by an external reset xrsn
// this puts us in 1/4
if （sysctrlregs.pllsts.bit.divsel ！= 0）
{
eallow;
sysctrlregs.pllsts.bit.divsel = 0;
edis;
}
// change the pllcr
if （sysctrlregs.pllcr.bit.div ！= val）
{
eallow;
// before setting pllcr turn off missing clock detect logic
sysctrlregs.pllsts.bit.mclkoff = 1;
sysctrlregs.pllcr.bit.div = val;
edis;
// optional： wait for pll to lock.
// during this time the cpu will switch to oscclk/2 until
// the pll is stable. once the pll is stable the cpu will
// switch to the new pll value.
//
// this time-to-lock is monitored by a pll lock counter.
//
// code is not required to sit and wait for the pll to lock.
// however， if the code does anything that is timing critical，
// and requires the correct clock be locked， then it is best to
// wait until this switching has completed.
// wait for the pll lock bit to be set.
// the watchdog should be disabled before this loop， or fed within
// the loop via servicedog（）。
// uncomment to disable the watchdog
disabledog（）;
while（sysctrlregs.pllsts.bit.plllocks ！= 1）
{
// uncomment to service the watchdog
// servicedog（）;
}
eallow;
sysctrlregs.pllsts.bit.mclkoff = 0;
edis;
}
// if switching to 1/2
if（（divsel == 1）||（divsel == 2））
{
eallow;
sysctrlregs.pllsts.bit.divsel = divsel;
edis;
}
// if switching to 1/1
// * first go to 1/2 and let the power settle
// the time required will depend on the system， this is only an example
// * then switch to 1/1
if（divsel == 3）
{
eallow;
sysctrlregs.pllsts.bit.divsel = 2;
delay_us（50l）;
sysctrlregs.pllsts.bit.divsel = 3;
edis;
}
}
tms320f28335 的外部中断总结：
在这里我们要十分清楚dsp的中断系统。c28xx一共有16个中断源，其中有2个不可屏蔽的中断reset和nmi、定时器1和定时器2分别使用中断13和14。这样还有12个中断都直接连接到外设中断扩展模块pie上。说的简单一点就是pie通过12根线与28335核的12个中断线相连。而pie的另外一侧有12*8根线分别连接到外设，如ad、spi、exint等等。这样pie共管理12*8=96个外部中断。这12组大中断由28335核的中断寄存器ier来控制，即ier确定每个中断到底属于哪一组大中断（如ier |= m_int12;说明我们要用第12组的中断，但是第12组里面的什么中断cpu并不知道需要再由pieier确定 ）。接下来再由pie模块中的寄存器pieier中的低8确定该中断是这一组的第几个中断，这些配置都要告诉cpu（我们不难想象到pieier共有12总即从pieier1-pieier12）。另外，pie模块还有中断标志寄存器pieifr，同样它的低8位是来自外部中断的8个标志位，同样cpu的ifr寄存器是中断组的标志寄存器。由此看来，cpu的所有中断寄存器控制12组的中断，pie的所有中断寄存器控制每组内8个的中断。除此之外，我们用到哪一个外部中断，相应的还有外部中断的寄存器，需要注意的就是外部中断的标志要自己通过软件来清零。而pie和cpu的中断标志寄存器由硬件来清零。
eallow; // this is needed to write to eallow protected registers
pievecttable.xint2 = &isrexint; //告诉中断入口地址
edis; // this is needed to disable write to eallow protected registers
piectrlregs.piectrl.bit.enpie = 1; // enable the pie block使能pie
piectrlregs.pieier1.bit.intx5= 1; //使能第一组中的中断5
ier |= m_int1; // enable cpu 第一组中断
eint; // enable global interrupt intm
ertm; // enable global realtime interrupt dbgm
也就是说，12组中的每个中断都要完成上面的相同配置，剩下的才是去配置自己的中断。如我们提到的exint，即外面来个低电平我们就进入
中断，完成我们的程序。在这里要介绍一下，dsp的gpio口都可以配置为外部中断口，其配置方法如下：
gpioctrlregs.gpbmux2.bit.gpio54 = 0; //选择他们是gpio口
gpioctrlregs.gpbmux2.bit.gpio55 = 0;
gpioctrlregs.gpbmux2.bit.gpio56 = 0;
gpioctrlregs.gpbmux2.bit.gpio57 = 0;
gpioctrlregs.gpbdir.bit.gpio54 = 0;//选择他们都是输入口
gpioctrlregs.gpbdir.bit.gpio55 = 0;
gpioctrlregs.gpbdir.bit.gpio56 = 0;
gpioctrlregs.gpbdir.bit.gpio57 = 0;
gpioctrlregs.gpbqsel2.bit.gpio54= 0;//gpio时钟和系统时钟一样且支持gpio
gpioctrlregs.gpbqsel2.bit.gpio55= 0;
gpioctrlregs.gpbqsel2.bit.gpio56= 0;
gpioctrlregs.gpbqsel2.bit.gpio57= 0;
gpiointregs.gpioxint3sel.bit.gpiosel = 54;//中断3选择gpio
gpiointregs.gpioxint4sel.bit.gpiosel = 55;
gpiointregs.gpioxint5sel.bit.gpiosel = 56;
gpiointregs.gpioxint6sel.bit.gpiosel = 57;
xintruptregs.xint3cr.bit.polarity= 0;//触发模式为下降沿触发
xintruptregs.xint4cr.bit.polarity= 0;
xintruptregs.xint5cr.bit.polarity= 0;
xintruptregs.xint6cr.bit.polarity= 0;
xintruptregs.xint3cr.bit.enable = 1;//使能中断
xintruptregs.xint4cr.bit.enable = 1;
xintruptregs.xint5cr.bit.enable = 1;
xintruptregs.xint6cr.bit.enable = 1;
注意一点就是外部中断1和2只能对gpio0—gpio31配置；外部中断3和4、5、6、7只对gpio32—gpio63配置。
基于tms320f28335信号处理板的设计与实现
硬件系统设计
1．1 方案概述
该系统主要功能是dsc通过adc采样芯片对12路模拟信号进行同时采样。在dsc中进行数据处理后通过异步串行收发器上传到上位机。同时，上位机也可以通过异步收发器向dsc发送预先制定的命令，来控制信号处理板的工作模式和状态。
按照功能要求，整个硬件电路可分为3部分：电源模块、数字部分和模拟部分。其功能结构框图如图1所示。
1．2 电源模块设计
整个处理板的外部输入电压为5 v和±12 v，分别通过对应的电压转换芯片为模拟和数字部分提供不同的电压幅值。对于数字部分，电源模块需要为dsc提供1．9 v的核电压，同时为dsc的外围和其他芯片提供3．3 v的外围电压。本系统选用lt1963aes8集成芯片提供1．9 v，lt1963aest-3．3集成芯片提供3．3 v。对于模拟部分，系统要求输入adc的信号幅值范围在±12v内，所以系统分别选用lt1086it-12和lt11 75it把输入的±15v电压转换成±12v。
1．3 数字电路设计
数字部分电路主要是以dsc为中心的应用电路。该部分主要是对adc传送的数据进行处理、存储，同时完成dsc同上位机的通信和数据传输。由图1可以看到，它包含以下几个部分。外围sram扩展，eeprom扩展电路，sci上位机通信接口电路。
1．3．1 外围sram扩展
考虑到tms320f28335片内的ram资源有限，加上程序空间和数据空间ram仅为34 kb，16位数据宽度，从而需要对片内的ram进行扩展，来满足较大量程序的运行。本系统选用cypress公司的cy7c1011cv33-12zsxe集成芯片，利用tms320f28335提供的xintf接口完成片外ram的扩展。
xintf是tms320f28335所提供的一个非复用异步总线，用来完成外部异步器件的扩展。xintf可以映射外设到3个固定的内存映射区域，当外部资源挂接到某个区域时，则需要通过xintf的一个片选信号来进行外部资源的选定。
cy7c1011cv33-12zsxe是一个cmos的静态ram存储器，其容量大小为64 kb，16位数据宽度。图2是外围sram扩展电路连接图。
如图2所示，本系统选用zone7区域作为ram的外围扩展。dsc通过其xzcs7管脚向片外sram发送片选信号。we信号用来控制dsc对片外sram的读写，当dsc的xweo管脚为低电平，则dsc对片外ram进行读写操作；xweo为高电平，同时dsc的xrd管脚为低电平，则为读操作。
1．3．2 eeprom扩展
考虑到系统在加电后，需要对一些设备的状态进行一些初始化，而这些初始化的数据在设备运转时又需要不断改变。因此，在设备运转过程中，实时将数据加以保存，以至于设备断电后数据依旧存在。本系统利用tms320f28335的spi接口外扩了一个eeprom保存设备运转时实时获取的初始化数据。本系统选用atmel公司的at25160集成芯片。该芯片的容量为2 kb，其宽度为8位数据宽度。模块电路如图3所示。
如图3所示，dsc通过spistea管脚发送片选信号选中eeprom，通过spiclka管脚发送spi传输时钟，而数据的写入和读出则分别通过spis-imoa和spisomia管脚完成。eeprom中的hold管脚用来暂停与主设备间串行数据传输，wp管脚则用来进行对eeprom的写保护，如果其为低电平，则主机无法向其写人数据。系统对两管脚输入高电平，保证eeprom在读写操作过程中一直可以进行而不被中断。
1．3．3 sci上位机通信接口
为了实现上位机同dsc异步的通信和数据传输，本系统利用tms320f28335所提供的sci接口来完成所需要求。sci是一个2线的异步串行端口，即常说的uart。其数据的收发支持全双工通信，内部收发均有一个16级的fifo来缓存数据。为了保证数据可靠，sci提供奇偶校验，数据溢出检测等操作。sci接口输出信号的电平是lv—ttl电气标准，通过rs232收发转换器加以驱动，获得rs232电气标准的信号，以便上位机接收。
1．4 模拟电路设计
模拟部分电路主要是以adc为中心的应用电路。其主要实现模拟信号的处理，采集等工作。其中核心部分为ad转换。
ad转换部分，主要是通过数字采样来完成模拟信号到数字信号的转变。本系统选用的adc芯片是美国模拟电气公司的ad7656。模数转换芯片ad7656是高集成度、6通道6 bit逐次逼近（sar）型adc，内含1个2．5 v基准电压和基准缓冲器。该器件的功耗比最接近的同类双极性adc降低了60％。ad7656在每通道250kb·s-1采样速率下的精度是同类产品的两倍。可以由引脚和软件选择模拟电压范围：10 v或5 v；模拟电源电压范围为4．75～5．25 v，因而大范围的工作电压使其无需电平转换等其他措施便可以直接与dsc相连；提供有并行和串行接口。可以工作在-40～85℃。标准模式5 v供电，250 kb·s-1时的功耗为140 mw，待机时仅为100μw。基于icoms技术制造的ad7656可以满足工业领域对分辨率、多通道、转换速率和功耗等方面的较高要求。
ad7656支持和dsc的并口、串口数据传输，通过ser／par sel管脚的高低电平的选择，来控制采样后数字信号的传输方式。当其为高电平，则使用串行传输方式，反之则使用并行传输方式。本系统选用并行传输方式。在具体的转换过程中，每片ad7656内部的6条采样通路可以分为a、b、c共3组，其中每组通路包含2路通路。3组通路可以同时采样，也可以单独采样，而每组内的两条通路同时采样。管脚convsta，convstb，convstc分别用来对a、b、c采样通路进行控制。当一个上升沿电平到达任一管脚，则该管脚对应模数转换的2路通路被启动，开始完成模数转换。当把三管脚连接，3组采样通路，即所有的6条采样通路同时采样。系统选用3组通路同时采样。
当dsc连接有多片adc时，则需要通过cs片选管脚来进行adc的选择。当采样开始，busy管脚将从低电平变为高电平，在整个采样的过程中，busy一直保持高电平，当采样结束，busy则从高电平变为低电平，此时dsc就可以开始读取数据。本系统则利用该管脚作为dsc外部中断源的输入管脚。当busy上电平由高变低，则通知dsc产生中断，来进行数据的读取。
本系统选用2片ad7656完成12路数据采样，通过dsc的xintf zone6把adc设备映射到dsc上，进行数据传输。通过地址译码和逻辑控制实现2片adc同dsc的连接。具体结构如图4所示。
图4中左下角为逻辑部分，通过dsc的地址线ba17和ba18完成对adc的选择。可以得到adc0和adc1在dsc中的地址映射为0x180000和0x1400 00。而外部输入40 khz的时钟，作为adc的采样频率。两个adc对应dsc的同一个中断，当任意一片adc采样完毕，都会引起dsc的中断，从而进行采样数据的读取。
2.系统软件设计
如前所述，整个信号处理板一共有12路模拟信号通路，通过传感器接收到12路模拟信号。2片ad7656把12路模拟信号转换为数字信号传送给tms320f28335，在tms320f28335中对这些采集到的数据做相应处理后通过sci传送给上位机。同时对有必要保存的数据通过spi接口保存到eeprom中。整个采集、通信过程由上位机发送相关的命令来加以控制。程序的流程如图5所示。
在主函数中，程序首先完成相应模块的初始化，设定好cpu运行的时钟，选定好各个模块的工作模式，然后读取eeprom中的设备初始化数据，后进行入等待状态。此时cpu等待adc采样的数据，当adc采样过程结束，则进入adc中断响应函数，在此函数中，主要完成数据的读取，对于小信号，通过程控放大器放大其幅值，然后存储到自定义的缓存区中。两个串口工作方式均由上位机发送命令，从而触发sci的串口收中断服务函数。然后在中断服务函数中完成对应命令要求。系统选用串口1完成采集数据向上位机的传输，串口0完成向eeprom发送需保存的数据和一些相关操作。而sci0和sci1分别对应dsc外设中断的int9．1和int9．3，外部中断xint1对应int1．4。程序设置两个串口的传输速率均为38．4 kb·s-1。
在设备工作时，由于sci1的中断源是上位机的命令发送，系统规定上位机每20ms发送一个数据接受命令，因此sci1的中断响应周期为td= 20 ms。而由于采样率为40 khz，因此adc的中断服务函数响应周期为0．025 ms。系统规定采集一组数据的个数为50，那么采集一组数据的时间即为tc=1．25 ms，所以在一次sci1中断过程中，adc会采集16组数据。考虑到串口传输的波特率为38．4kb·s-1，因此传送一个16位的数据时间为tt=0．417 ms。而一组数据采集时间加上串口数据传输的时间为tc+tt=1．667 ms《4 结束语
所设计的信号处理板以tms320f28335为核心处理器，利用ad7656完成模拟信号采样的功能硬件平台。tms320f28335片内集成了丰富的外围资源，通过驱动软件的配置和硬件系统的设计，可以方便、高效地完成大量数字信号的处理和运算。ad7656的6路模拟信号采集和16位高精度的模拟信号采样，较好地完成了模拟信号的数字化转换，减少了模拟信号采样的失真。实验证明，信号处理板所采集到的数字信号的误差值约为1．37 mv，可达14位的采样精度。
示波器如何利用好？
51单片机1s延时程序设计的详细资料说明
波音宣布将在北京大兴国际机场免费提供机场移动地图功能
福田智蓝展出氢燃料电池产品，以行业尖端技术引领新能源商用车发展潮流
ios11发正式版推送了：iphone6升级ios11正式版体验，有轻微卡顿你升不升呢？
带你了解TI的DSP入门芯片TMS320F28335
蔚来汽车首款量产车型ES8交付速度加速，产能稳步增长
什么是CAD (Computer Aided Design)
小牛电动发布首款跨骑电动摩托车RQi 时速最高可达160km/h
如何用单片机控制220V交流电的通断？
谐振电感升压DC/DC转换器
中性线与零线的区别
国产FPGA再获助力 上海安路D轮融资获得大基金领投
用于提高前照灯效率的LED控制器
Li-O2电池的工作机理和电极设计
魅族Note8评测 一款合格的千元机
现代汽车旗下Supernal推出电动飞行出租车S-A2
openEuler Developer Day 2023成功举办 麒麟软件助力基础软件突破创新
欧司朗推出世界首款混合型 LED Eviyos，可为智能车头灯提供 1,000 多个可独立控制的像素
鼎茂科技发布全域智能运维产品，进阶AIOps2.0